Datasheet > 7008L55JG

7008L55JG

更新时间： 2024-01-13 16:32:08

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
19页	155K
描述
Multi-Port SRAM, 64KX8, 55ns, CMOS, PQCC84

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

7008L55JG 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	包装说明：	QCCJ, LDCC84,1.2SQ
Reach Compliance Code：	compliant	风险等级：	5.26
最长访问时间：	55 ns	I/O 类型：	COMMON
JESD-30 代码：	S-PQCC-J84	JESD-609代码：	e3
内存密度：	524288 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	8	湿度敏感等级：	3
功能数量：	1	端口数量：	2
端子数量：	84	字数：	65536 words
字数代码：	64000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	64KX8	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC84,1.2SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	5 V
认证状态：	Not Qualified	最大待机电流：	0.005 A
最小待机电流：	4.5 V	子类别：	SRAMs
最大压摆率：	0.23 mA	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
Base Number Matches：	1

7008L55JG 数据手册

IDT7008S/L

High-Speed 64K x 8 Dual-Port Static RAM

Military, Industrial and Commercial Temperature Ranges

AC Test Conditions

Input Pulse Levels

GND to 3.0V

5ns Max.

1.5V

893Ω

Input Rise/Fall Times

Input Timing Reference Levels

Output Reference Levels

Output Load

DATAOUT

BUSY

INT

DATAOUT

1.5V

30pF

5pF*

347Ω

Figures 1 and 2

3198 tbl 11

3198 drw 05

3198 drw 06

Figure 2. Output Test Load

(for t^LZ, tHZ, tWZ, tOW)

Figure 1. AC Output Test Load

* Including scope and jig.

Waveform of Read Cycles⁽⁵⁾

tRC

ADDR

(4)

tAA

(4)

CE⁽⁶⁾

tACE

(4)

tAOE

R/W

(1)

tOH

tLZ

VALID DATA⁽⁴⁾

DATAOUT

(2)

BUSYOUT

(3,4)

3198 drw 07

BDD

Timing of Power-Up Power-Down

CE⁽⁶⁾

tPD

ICC

ISB

3198 drw 08

NOTES:

1. Timing depends on which signal is asserted last, OE or CE.

2. Timing depends on which signal is de-asserted first CE or OE.

3. t^BDDdelay is required only in cases where the opposite port is completing a write operation to the same address location. For simultaneous read operations BUSY

has no relation to valid output data.

4. Start of valid data depends on which timing becomes effective last t^AOE, tACE, tAA or tBDD.

5. SEM = V^IH.

6. Refer to Chip Enable Truth Table.

APRIL 03, 2006

1...5 6 789 10 11...19

下载PDF

与7008L55JG相关器件

型号	品牌	描述	获取价格	数据表
7008L55JG8	IDT	Dual-Port SRAM	获取价格
7008L55JGB8	IDT	Dual-Port SRAM	获取价格
7008L55JGI	IDT	Multi-Port SRAM, 64KX8, 55ns, CMOS, PQCC84	获取价格
7008L55JGI8	IDT	HIGH-SPEED 64K x 8 DUAL-PORT STATIC RAM	获取价格
7008L55JI	IDT	Dual-Port SRAM, 64KX8, 55ns, CMOS, PQCC84, 1.150 X 1.150 INCH, 0.170 INCH HEIGHT, PLASTIC,	获取价格
7008L55PFG	IDT	Multi-Port SRAM, 64KX8, 55ns, CMOS, PQFP100	获取价格