Table of Contents
Section 8. Core Timer
8.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
8.3
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
Core Timer Status and Control Register (CTSCR) . . . . . . .99
Computer Operating Properly (COP) Watchdog Reset. . .101
Core Timer Counter Register (CTCR). . . . . . . . . . . . . . . .101
8.3.1
8.3.2
8.3.3
8.4
Core Timer During WAIT . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
Section 9. 16-Bit Timers
9.1
9.2
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
9.3
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105
Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105
Output Compare Registers . . . . . . . . . . . . . . . . . . . . . . . .106
Output Compare Register 1 . . . . . . . . . . . . . . . . . . . . . . .106
Output Compare Register 2 . . . . . . . . . . . . . . . . . . . . . . .107
Input Capture Registers . . . . . . . . . . . . . . . . . . . . . . . . . .108
Input Capture Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . .108
Input Capture Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . .109
Timer Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . .110
Timer Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . .112
Timer Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
9.3.1
9.3.2
9.3.3
9.3.4
9.3.5
9.3.6
9.3.7
9.3.8
9.3.9
9.3.10
9.4
Timer During WAIT Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . .114
Section 10. Serial Peripheral Interface (SPI)
10.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
10.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
10.3 SPI Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
10.3.1
10.3.2
10.3.3
Master In Slave Out (MISO) . . . . . . . . . . . . . . . . . . . . . . .116
Master Out Slave In (MOSI) . . . . . . . . . . . . . . . . . . . . . . .117
Serial Clock (SCK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
10.4 SPI Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . .119
10.5 Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121
10.5.1
SPI Control Register (SPCR) . . . . . . . . . . . . . . . . . . . . . .121
MC68HC(7)05H12 — Rev. 1.0
MOTOROLA
General Release Specification
Table of Contents
7