Datasheet > 5P49EE505NDGI

5P49EE505NDGI

更新时间： 2024-02-03 15:44:31

品牌	Logo	应用领域
艾迪悌 - IDT		时钟外围集成电路晶体
页数	文件大小	规格书
26页	248K
描述
Video Clock Generator, 120MHz, 3 X 3 MM, ROHS COMPLIANT, VFQFPN-20

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

5P49EE505NDGI 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QFN
包装说明：	3 X 3 MM, ROHS COMPLIANT, VFQFPN-20	针数：	20
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.84
JESD-30 代码：	S-XQCC-N20	JESD-609代码：	e3
长度：	3 mm	湿度敏感等级：	1
端子数量：	20	最高工作温度：	85 °C
最低工作温度：	-40 °C	最大输出时钟频率：	120 MHz
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装等效代码：	LCC20,.11SQ,16	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
电源：	1.8 V	主时钟/晶体标称频率：	40 MHz
认证状态：	Not Qualified	座面最大高度：	1 mm
子类别：	Clock Generators	最大供电电压：	1.89 V
最小供电电压：	1.71 V	标称供电电压：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.4 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	3 mm	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, VIDEO
Base Number Matches：	1

5P49EE505NDGI 数据手册

IDT5P49EE505

VERSACLOCK^®LOW POWER CLOCK GENERATOR

EEPROM CLOCK GENERATOR

Damping Factor:

ζ= Rz/2 *(KVCO * Ip * Cz) /M

1/2

Example

Fc = 150KHz is the desired loop bandwidth. The total A*M

value is 160. The ζ(damping factor) target should be 0.7,

meaning the loop is critically damped. Given Fc and A*M, an

optimal loop filter setting needs to be solved for that will

meet both the PLL loop bandwidth and maintain loop

stability.

Choose a mid-range charge pump from register table

Icp= 11.9uA.

PLL Loop Bandwidth:

Charge pump gain (Kφ⎞) = Ip / 2π

Kφ * K^VCO= 350MHz/V * 40uA = 12000A/Vs

-1

ωc = 2π * Fc = 9.42x10 s

VCO gain (K^VCO) = 350MHz/V * 2π

ωp = (Cz + Cp)/(Rz * Cz * Cp) = ωz (1 + Cz / Cp)

M = Total multiplier value (See the PRE-SCALERS,

FEEDBACK-DIVIDERS, POST-DIVIDERS section for more

detail)

Solving for Rz, the best possible value Rz=30kOhms

(RZ[1:0]=10) gives

ωc = (Rz * Kφ * K^VCO* Cz)/(M * (Cz + Cp))

Fc = ωc / 2π

ζ= 1.4 (Ideal range for ζ is 0.7 to 1.4)

Solving back for the PLL loop bandwidth, Fc=149kHz.

The phase margin must be checked for loop stability.

Note, the phase/frequency detector frequency (F^PFD) is

typically seven times the PLL closed-loop bandwidth (Fc)

but too high of a ratio will reduce your phase margin thus

compromising loop stability.

-1

5 -1

φm = (360 / 2π) * [tan^-1(9.42x10 s / 1.19x10 s )

-1

6 -1

- tan (9.42x10 s / 1.23x10 s )] = 45°

To determine if the loop is stable, the phase margin (φm)

would need to be calculated as follows.

The phase margin would be acceptable with a fairly stable

loop.

Phase Margin:

ωz = 1 / (Rz * Cz)

ωp = (Cz + Cp)/(Rz * Cz * Cp)

-1

φm = (360 / 2π) * [tan (ωc/ ωz) - tan (ωc/ ωp)]

To ensure stability in the loop, the phase margin is

recommended to be > 60° but too high will result in the lock

time being excessively long. Certain loop filter parameters

would need to be compromised to not only meet a required

loop bandwidth but to also maintain loop stability.

IDT® VERSACLOCK LOW POWER CLOCK GENERATOR

IDT5P49EE505

REV J 101711

1...5 6 789 10 11...26

下载PDF

与5P49EE505NDGI相关器件

型号	品牌	描述	获取价格	数据表
5P49EE505NDGI8	IDT	Video Clock Generator, 120MHz, 3 X 3 MM, ROHS COMPLIANT, VFQFPN-20	获取价格
5P49EE515NDGI	IDT	Clock Generator, 120MHz, 3 X 3 MM, ROHS COMPLIANT, VFQFN-20	获取价格
5P49EE515NDGI8	IDT	Clock Generator, 120MHz, 3 X 3 MM, ROHS COMPLIANT, VFQFN-20	获取价格
5P49EE601NLGI	IDT	VERSACLOCK? LOW POWER CLOCK GENERATOR	获取价格
5P49EE601NLGI8	IDT	VERSACLOCK? LOW POWER CLOCK GENERATOR	获取价格
5P49EE602NLGI	IDT	VERSACLOCK? LOW POWER CLOCK GENERATOR	获取价格

与5P49EE505NDGI相关文章

SG3525资料手册详解：SG3525参数分析、引脚说明、应用介绍
2024-05-23

5
AT89C51单片机资料手册详细解析及应用示例
2024-05-23

8
CP2102资料手册解读：CP2102引脚说明、关键参数分析
2024-05-23

4
资料手册解读：UC3842参数和管脚说明
2024-05-22

6

产品中心

服务支持

精选活动

关于我们

帮助中心

5P49EE505NDGI

5P49EE505NDGI 技术参数

5P49EE505NDGI 数据手册

与5P49EE505NDGI相关器件

与5P49EE505NDGI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

5P49EE505NDGI

5P49EE505NDGI 技术参数

5P49EE505NDGI 数据手册

与5P49EE505NDGI相关器件

与5P49EE505NDGI相关文章

您还可以找

您在本页遇到什么问题？