Datasheet > 5CGTFD9E5F31C7N

5CGTFD9E5F31C7N

更新时间： 2024-01-17 01:32:50

品牌	Logo	应用领域
英特尔 - INTEL		栅可编程逻辑
页数	文件大小	规格书
95页	1359K
描述
Field Programmable Gate Array, 301000-Cell, CMOS, PBGA896, ROHS COMPLIANT, FBGA-896

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

5CGTFD9E5F31C7N 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	BGA, BGA896,30X30,40	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.6
JESD-30 代码：	S-PBGA-B896	JESD-609代码：	e1
长度：	31 mm	湿度敏感等级：	3
输入次数：	448	逻辑单元数量：	301000
输出次数：	448	端子数量：	896
最高工作温度：	85 °C	最低工作温度：
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA896,30X30,40	封装形状：	SQUARE
封装形式：	GRID ARRAY	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	1.1,1.2/3.3,2.5 V	可编程逻辑类型：	FIELD PROGRAMMABLE GATE ARRAY
认证状态：	Not Qualified	座面最大高度：	2 mm
子类别：	Field Programmable Gate Arrays	最大供电电压：	1.13 V
最小供电电压：	1.07 V	标称供电电压：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	OTHER	端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)
端子形式：	BALL	端子节距：	1 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	31 mm	Base Number Matches：	1

5CGTFD9E5F31C7N 数据手册

CV-51002

2015.12.04

Document Revision History

Date

Version

Changes

June 2015

2015.06.12

•

Updated the supported data rates for the following output standards using true LVDS output buffer types in

the High-Speed I/O Specifications for Cyclone V Devices table:

•

True RSDS output standard: data rates of up to 360 Mbps

True mini-LVDS output standard: data rates of up to 400 Mbps

•

Changed Queued Serial Peripheral Interface (QSPI) to Quad Serial Peripheral Interface (SPI) Flash.

Updated T_hlocation in I²C Timing Diagram.

Updared T_wplocation in NAND Address Latch Timing Diagram.

Updated the maximum value for t_COfrom 4 ns to 2 ns in AS Timing Parameters for AS ×1 and ×4 Configu‐

rations in Cyclone V Devices table.

•

Moved the following timing diagrams to the Configuration, Design Security, and Remote System Upgrades

in Cyclone V Devices chapter.

•

FPP Configuration Timing Waveform When DCLK-to-DATA[] Ratio is 1

FPP Configuration Timing Waveform When DCLK-to-DATA[] Ratio is >1

AS Configuration Timing Waveform

PS Configuration Timing Waveform

March 2015

2015.03.31

•

Added V_CCspecifications for devices with internal scrubbing feature (with SC suffix) in Recommended

Operating Conditions table.

Corrected the unit for t_DHfrom ns to s in FPP Timing Parameters When DCLK-to-DATA[] Ratio is >1 for

Cyclone V Devices table.

Cyclone V Device Datasheet

Send Feedback

Altera Corporation

1...87 88 899091 92 93...95

下载PDF

与5CGTFD9E5F31C7N相关器件

型号	品牌	描述	获取价格	数据表
5CGXBC3C6U19A7N	INTEL	Field Programmable Gate Array, PBGA484, ROHS COMPLIANT, UBGA-484	获取价格
5CGXBC3C6U19C6	INTEL	Field Programmable Gate Array, PBGA484, UBGA-484	获取价格
5CGXBC3C6U19C6N	INTEL	Field Programmable Gate Array, PBGA484, ROHS COMPLIANT, UBGA-484	获取价格
5CGXBC4B7F27C8	INTEL	Field Programmable Gate Array, PBGA672, FBGA-672	获取价格
5CGXBC4D6F27C8	INTEL	Field Programmable Gate Array, PBGA672, FBGA-672	获取价格
5CGXBC5C6M13A7	INTEL	Field Programmable Gate Array, PBGA383, MBGA-383	获取价格