5秒后页面跳转
捷配首页

Datasheet > 5962-8407101VRA
5962-8407101VRA PDF预览

5962-8407101VRA

更新时间： 2024-01-11 03:19:24
品牌 Logo 应用领域
德州仪器 - TI 驱动逻辑集成电路触发器
页数 文件大小 规格书
33页 2289K
描述
具有三态输出的八路边沿触发式 D 型触发器 | J | 20 | -55 to 125

阅读下载

获取价格

5962-8407101VRA 技术参数

生命周期：Active零件包装代码：DIP
包装说明：DIP,针数：20
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.33系列：HC/UH
JESD-30 代码：R-GDIP-T20JESD-609代码：e0
长度：24.195 mm逻辑集成电路类型：BUS DRIVER
位数：8功能数量：1
端口数量：2端子数量：20
最高工作温度：125 °C最低工作温度：-55 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DIP
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT APPLICABLE传播延迟（tpd）：345 ns
认证状态：Qualified筛选级别：MIL-PRF-38535 Class V
座面最大高度：5.08 mm最大供电电压 (Vsup)：6 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：5 V
表面贴装：NO技术：CMOS
温度等级：MILITARY端子面层：TIN LEAD
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT APPLICABLE
宽度：7.62 mmBase Number Matches：1

5962-8407101VRA 数据手册

 浏览型号5962-8407101VRA的Datasheet PDF文件第5页浏览型号5962-8407101VRA的Datasheet PDF文件第6页浏览型号5962-8407101VRA的Datasheet PDF文件第7页浏览型号5962-8407101VRA的Datasheet PDF文件第9页浏览型号5962-8407101VRA的Datasheet PDF文件第10页浏览型号5962-8407101VRA的Datasheet PDF文件第11页 
SN54HC374, SN74HC374  
ZHCSPE9G –DECEMBER 1982 –REVISED APRIL 2022  
www.ti.com.cn  
7 Detailed Description  
7.1 Overview  
These 8-bit flip-flops feature 3-state outputs designed specifically for driving highly capacitive or relatively low-  
impedance loads. They are particularly suitable for implementing buffer registers, I/O ports, bidirectional bus  
drivers, and working registers.  
The eight flip-flops of the ’HC374 devices are edge-triggered D-type flip-flops. On the positive transition of the  
clock (CLK) input, the Q outputs are set to the logic levels that were set up at the data (D) inputs.  
An output-enable ( OE) input places the eight outputs in either a normal logic state (high or low logic levels) or  
the high-impedance state. In the high-impedance state, the outputs neither load nor drive the bus lines  
significantly. The high-impedance state and increased drive provide the capability to drive bus lines without  
interface or pullup components.  
OE does not affect the internal operations of the flip-flops. Old data can be retained or new data can be entered  
while the outputs are in the high-impedance state.  
To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup  
resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.  
7.2 Functional Block Diagram  
7.3 Device Functional Modes  
表7-1. Function Table  
(each flip-flop)  
INPUTS  
OUTPUT  
OE  
L
CLK  
D
H
L
Q
H
↑
↑
L
L
L
H or L  
X
X
X
Q0  
Z
H
Copyright © 2022 Texas Instruments Incorporated  
8
Submit Document Feedback  
Product Folder Links: SN54HC374 SN74HC374  
 
 
 
 
1...567891011...33

下载PDF

与5962-8407101VRA相关器件

型号 品牌 描述 获取价格 数据表
5962-8407101VSA TI 具有三态输出的八路边沿触发式 D 型触发器 | W | 20 | -55 to 125

获取价格
5962-8407101VSC ETC Octal D-Type Flip-Flop

获取价格
5962-8407201VRA TI OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS

获取价格
5962-8407201VSA TI OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS

获取价格
5962-8407201VSC ETC 8-Bit D-Type Latch

获取价格
5962-8407301EA RENESAS HC/UH SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDIP16, FRIT SEALED, CERDI

获取价格

与5962-8407101VRA相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证