Datasheet > 54ACT377DM

54ACT377DM

更新时间： 2024-11-15 20:34:11

品牌	Logo	应用领域
德州仪器 - TI		输出元件逻辑集成电路触发器
页数	文件大小	规格书
12页	226K
描述
ACT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDIP20, CERAMIC, DIP-20

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

54ACT377DM 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DIP, DIP20,.3	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.29
其他特性：	WITH HOLD MODE	系列：	ACT
JESD-30 代码：	R-GDIP-T20	JESD-609代码：	e0
长度：	24.51 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	D FLIP-FLOP	最大频率@ Nom-Sup：	85000000 Hz
最大I（ol）：	0.024 A	位数：	8
功能数量：	1	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-55 °C
输出极性：	TRUE	封装主体材料：	CERAMIC, GLASS-SEALED
封装代码：	DIP	封装等效代码：	DIP20,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
传播延迟（tpd）：	12 ns	认证状态：	Not Qualified
筛选级别：	MIL-STD-883 Class B	座面最大高度：	5.08 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	POSITIVE EDGE	宽度：	7.62 mm
最小 fmax：	85 MHz	Base Number Matches：	1

54ACT377DM 数据手册

February 1999

54AC377 • 54ACT377

Octal D Flip-Flop with Clock Enable

n Ideal for addressable register applications

n Clock enable for address and data synchronization

applications

n Eight edge-triggered D flip-flops

n Buffered common clock

General Description

The ’AC/’ACT377 has eight edge-triggered, D-type flip-flops

with individual D inputs and Q outputs. The common buff-

ered Clock (CP) input loads all flip-flops simultaneously,

when the Clock Enable (CE) is LOW.

n Outputs source/sink 24 mA

n See ’273 for master reset version

n See ’373 for transparent latch version

n See ’374 for TRI-STATE^®version

n ’ACT377 has TTL-compatible inputs

n Standard Microcircuit Drawing (SMD)

— ’AC377: 5962-88702

The register is fully edge-triggered. The state of each D in-

put, one setup time before the LOW-to-HIGH clock transi-

tion, is transferred to the corresponding flip-flop’s Q output.

The CE input must be stable only one setup time prior to the

LOW-to-HIGH clock transition for predictable operation.

Features

n I_CCreduced by 50%

— ’ACT377: 5962-87697

Logic Symbols

IEEE/IEC

DS100290-1

DS100290-2

Description

Names

D₀–D₇

Data Inputs

Clock Enable (Active LOW)

Data Outputs

Q₀–Q₇

Clock Pulse Input

TRI-STATE^®is a registered trademark of National Semiconductor Corporation.

FACT^®is a registered trademark of Fairchild Semiconductor Corporation.

DS100290

www.national.com

12 3 4 5 6 7...12

中文翻译

下载PDF

与54ACT377DM相关器件

型号	品牌	获取价格	描述	数据表
54ACT377DMQB	TI	获取价格	54AC377 54ACT377 Octal D Flip-Flop with Clock Enable
54ACT377F	NSC	获取价格	Octal D Flip-Flop with Clock Enable
54ACT377FM	TI	获取价格	ACT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDFP20, CERAMIC, FP-20
54ACT377FM	FAIRCHILD	获取价格	D Flip-Flop, ACT Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, CDFP20
54ACT377FMQB	ETC	获取价格	Octal D-Type Flip-Flop
54ACT377L	NSC	获取价格	Octal D Flip-Flop with Clock Enable
54ACT377LM	TI	获取价格	ACT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CQCC20, CERAMIC, LCC-20
54ACT377LM	FAIRCHILD	获取价格	D Flip-Flop, ACT Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, CQCC20
54ACT377LMQB	ETC	获取价格	Octal D-Type Flip-Flop
54ACT378DMQB	FAIRCHILD	获取价格	D Flip-Flop, ACT Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output, CMOS, CDIP16

与54ACT377DM相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

7
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

4
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

30
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

13

产品中心

服务支持

精选活动

关于我们

帮助中心

54ACT377DM

54ACT377DM 技术参数

54ACT377DM 数据手册

与54ACT377DM相关器件

与54ACT377DM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

54ACT377DM

54ACT377DM 技术参数

54ACT377DM 数据手册

与54ACT377DM相关器件

与54ACT377DM相关文章

您还可以找

您在本页遇到什么问题？