XA6105
シリーズ
■動作説明
XA6105 シリーズは、VIN 端子に接続されたR1,R2,R3 によって分割された電圧と内部基準電源の電圧をコンパレータで比較し、そ
の出力信号でウォッチドッグロジック、ディレイ回路、出力ドライバを駆動します。VIN 端子電圧を徐々に下げていきVIN 端子電圧
が検出電圧に達すると、VDFL タイプはリセット出力端子にH→L レベル信号を出力し、VDFH タイプはリセット出力端子にL→H レ
ベル信号を出力します。
<リセット出力端子の出力信号>
*VDFL タイプの場合
VDFL は検出時L レベル。
VIN 端子電圧が検出電圧以下に達した場合、リセット出力端子はH→L レベル信号を出力します。
VIN 端子電圧が解除電圧に達してからも、解除遅延時間(TDR)の間、リセット出力端子はL レベルを維持します。又ウォッチドッグ
タイムアウト時間内にWD 端子へ立ち上がり又は立ち下り信号が入力されない場合、解除遅延時間(TDR)の間リセット出力端子はL
レベルを維持しその後H レベル信号を出力します。
*VDFH タイプの場合
VDFH は検出時H レベル。
VIN 端子電圧が検出電圧以下に達した場合、リセット出力端子はL→H レベル信号を出力します。
VIN 端子電圧が解除電圧に達してからも、解除遅延時間(TDR)の間、リセット出力端子はH レベルを維持します。又ウォッチドッグ
タイムアウト時間内にWD 端子へ立ち上がり又は立ち下り信号が入力されない場合、解除遅延時間(TDR)の間リセット出力端子はH
レベルを維持しその後L レベル信号を出力します。
<ヒステリシス>
内部コンパレータがH レベル信号を出力した場合、R3 に並列接続されているNch トランジスタがON し、ヒステリシス回路が動
作します。ヒステリシスの電圧幅は検出電圧と解除電圧の差より求まり、以下の計算式となります。
VDF(検出電圧)=(R1+R2+R3)×Vref/(R2+R3)
VDR(解除電圧)=(R1+R2)×Vref/(R2)
VHYS(ヒステリシス幅)=VDR-VDF (V)
VDR> VDF
*VDF はVDFL(検出時L レベル)、VDFH(検出時H レベル)の両方の条件を含む。
*R1,R2,R3,Vref についてはブロック図を参照して下さい。
XA6105 のヒステリシス幅は、VDF×0.05V となります(TYP.)。
<WD 端子>
マイクロプロセッサの異常動作や暴走を検出するためにウォッチドッグタイマーを使用します。ウォッチドッグタイムアウト時間
内にマイクロプロセッサからの立ち上がり又は立ち下り信号が入力されない場合、リセット出力端子は解除状態から検出状態とな
り、解除遅延時間(TDR)の間検出状態を維持し、その後再び解除状態になります(機能表参照下さい)。解除状態に戻りますとウォ
ッチドッグ内部のタイマーはリスタートされます。
ウォッチドッグタイムアウト時間(TWD)は1.6,400m,200m,100m,50m,6.25ms の6 種類を選択できます。
<解除遅延時間>
VIN 端子電圧が解除電圧に達する又は、ウォッチドッグタイムアウト時間内にWD 端子へ立上り又は立下り信号が入力されない場
合にウォッチドッグ内部のタイマーがリスタートされるまでの検出状態の時間が解除遅延時間(TDR)です。
解除遅延時間(TDR)は1.6,400m,200m,100m,50m,25m,3.13ms の7 種類を選択できます。
<検出遅延時間>
VIN 端子電圧が、検出電圧まで低下しリセット出力端子が検出状態になるまでの時間が、検出遅延時間(TDF)です。
7/22