Contents
Section
Title
Page
1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−1
1.1
1.2
1.3
1.4
1.5
1.6
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−1
Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−2
Terminal Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−3
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−3
Terminal Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−4
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−5
2
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−1
2.1
2.2
MCU Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−1
Miscellaneous Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−1
2.2.1
2.2.2
2.2.3
2.2.4
2.2.5
2.2.6
TUSB2136 Boot Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−1
MCNFG: MCU Configuration Register . . . . . . . . . . . . . . . . . 2−2
PUR_n: GPIO Pullup Register for Port n (n = 0 to 3) . . . . . 2−2
INTCFG: Interrupt Configuration . . . . . . . . . . . . . . . . . . . . . . 2−3
WDCSR: Watchdog Timer, Control, and Status Register . 2−3
PCON: Power Control Register (at SFR 87h) . . . . . . . . . . . 2−4
2.3
2.4
Buffers + I/O RAM Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−4
Endpoint Descriptor Block (EDB-1 to EDB-3) . . . . . . . . . . . . . . . . . . . . 2−5
2.4.1
2.4.2
2.4.3
2.4.4
2.4.5
2.4.6
2.4.7
2.4.8
2.4.9
2.4.10
2.4.11
2.4.12
OEPCNF_n: Output Endpoint Configuration . . . . . . . . . . . . 2−7
OEPBBAX_n: Output Endpoint X-Buffer Base-Address . . 2−7
OEPBCTX_n: Output Endpoint X Byte Count . . . . . . . . . . . 2−8
OEPBBAY_n: Output Endpoint Y-Buffer Base-Address . . 2−8
OEPBCTY_n: Output Endpoint Y Byte Count . . . . . . . . . . . 2−8
OEPSIZXY_n: Output Endpoint X/Y Byte Count . . . . . . . . 2−9
IEPCNF_n: Input Endpoint Configuration . . . . . . . . . . . . . . 2−9
IEPBBAX_n: Input Endpoint X-Buffer Base-Address . . . . 2−9
IEPBCTX_n: Input Endpoint X-Byte Base-Address . . . . . . 2−10
IEPBBAY_n: Input Endpoint Y-Buffer Base-Address . . . . . 2−10
IEPBCTY_n: Input Endpoint Y Byte Count . . . . . . . . . . . . . 2−10
IEPSIZXY_n: Input Endpoint X/Y-Buffer Size . . . . . . . . . . . 2−11
2.5
2.6
Endpoint-0 Descriptor Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−11
2.5.1
2.5.2
2.5.3
IEPCNFG_0: Input Endpoint-0 Configuration Register . . . 2−11
IEPBCNT_0: Input Endpoint-0 Byte Count Register . . . . . 2−12
OEPCNFG_0: Output Endpoint-0 Configuration
Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−12
2.5.4
OEPBCNT_0: Output Endpoint-0 Byte Count Register . . . 2−13
USB Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−13
iii