STA311B
Contents
8.2.66 Coefficient b2 data register, bits 23:16 (0x40) . . . . . . . . . . . . . . . . . . . . 61
8.2.67 Coefficient b2 data register, bits 15:8 (0x41) . . . . . . . . . . . . . . . . . . . . . 62
8.2.68 Coefficient b2 data register, bits 7:0 (0x42) . . . . . . . . . . . . . . . . . . . . . . 62
8.2.69 Coefficient a1 data register, bits 23:16 (0x43) . . . . . . . . . . . . . . . . . . . . 62
8.2.70 Coefficient a1 data register, bits 15:8 (0x44) . . . . . . . . . . . . . . . . . . . . . 62
8.2.71 Coefficient a1 data register, bits 7:0 (0x45) . . . . . . . . . . . . . . . . . . . . . . 62
8.2.72 Coefficient a2 data register, bits 23:16 (0x46) . . . . . . . . . . . . . . . . . . . . 62
8.2.73 Coefficient a2 data register, bits 15:8 (0x47) . . . . . . . . . . . . . . . . . . . . . 63
8.2.74 Coefficient a2 data register, bits 7:0 (0x48) . . . . . . . . . . . . . . . . . . . . . . 63
8.2.75 Coefficient b0 data register, bits 23:16 (0x49) . . . . . . . . . . . . . . . . . . . . 63
8.2.76 Coefficient b0 data register, bits 15:8 (0x4A) . . . . . . . . . . . . . . . . . . . . . 63
8.2.77 Coefficient b0 data register, bits 7:0 (0x4B) . . . . . . . . . . . . . . . . . . . . . . 63
8.2.78 Coefficient write control register (0x4C) . . . . . . . . . . . . . . . . . . . . . . . . . 63
8.3
8.4
8.5
8.6
Reading a coefficient from RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Reading a set of coefficients from RAM . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Writing a single coefficient to RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Writing a set of coefficients to RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
9
Configuration registers (0x77; 0x78; 0x79) . . . . . . . . . . . . . . . . . . . . . . 66
9.1
9.2
Post-scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Variable max power correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
9.2.1
MPCC1-2 (0x4D, 0x4E) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
9.3
9.4
Variable distortion compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
9.3.1
DCC1-2 (0x4F, 0x50) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
PSCorrect registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
9.4.1
9.4.2
PSC1-2: ripple correction value (RCV) (0x51, 0x52) . . . . . . . . . . . . . . . 71
PSC3: correction normalization value (CNV) (0x53) . . . . . . . . . . . . . . . 71
9.5
Extended DRC configuration registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
9.5.1
9.5.2
Extended limiter/dynamic range control LUT (NLENAR)(0x5A) . . . . . . 71
Extended limiter/dynamic range LUT registers (nLxAT/RT)
(0x6B, 0x6C, 0x6D, 0x6E) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
9.5.3
9.5.4
9.5.5
9.5.6
9.5.7
Recombination control register 1 (0x5D) . . . . . . . . . . . . . . . . . . . . . . . . 81
Recombination control register 5, 6 and 7 (0x62; 0x63; 0x64) . . . . . . . 83
Recombination control register 8, 9 and 10 (0x65; 0x66; 0x67) . . . . . . 85
Recombination control register 11, 12 and 13 (0x68; 0x69; 0x6A) . . . . 86
Zero-mute threshold/hysteresis and RMS zero-mute selectors (0x6F) . 87
DocID024340 Rev 1
5/102
102