5秒后页面跳转
S29PL127J60BFW13 PDF预览

S29PL127J60BFW13

更新时间: 2024-01-29 23:22:48
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 内存集成电路
页数 文件大小 规格书
98页 2205K
描述
Flash, 8MX16, 60ns, PBGA80, 8 X 11 MM, LEAD FREE, FBGA-80

S29PL127J60BFW13 技术参数

是否Rohs认证: 符合生命周期:Active
包装说明:8 X 11 MM, LEAD FREE, FBGA-80Reach Compliance Code:compliant
ECCN代码:3A991.B.1.AHTS代码:8542.32.00.51
风险等级:5.46最长访问时间:60 ns
其他特性:TOP AND BOTTOM BOOT BLOCK启动块:BOTTOM/TOP
JESD-30 代码:R-PBGA-B80长度:11 mm
内存密度:134217728 bit内存集成电路类型:FLASH
内存宽度:16功能数量:1
端子数量:80字数:8388608 words
字数代码:8000000工作模式:SYNCHRONOUS
最高工作温度:85 °C最低工作温度:-25 °C
组织:8MX16封装主体材料:PLASTIC/EPOXY
封装代码:VFBGA封装形状:RECTANGULAR
封装形式:GRID ARRAY, VERY THIN PROFILE, FINE PITCH并行/串行:PARALLEL
编程电压:3 V认证状态:Not Qualified
座面最大高度:1 mm最大供电电压 (Vsup):3.6 V
最小供电电压 (Vsup):2.7 V标称供电电压 (Vsup):3 V
表面贴装:YES技术:CMOS
温度等级:OTHER端子形式:BALL
端子节距:0.8 mm端子位置:BOTTOM
类型:NOR TYPE宽度:8 mm

S29PL127J60BFW13 数据手册

 浏览型号S29PL127J60BFW13的Datasheet PDF文件第4页浏览型号S29PL127J60BFW13的Datasheet PDF文件第5页浏览型号S29PL127J60BFW13的Datasheet PDF文件第6页浏览型号S29PL127J60BFW13的Datasheet PDF文件第8页浏览型号S29PL127J60BFW13的Datasheet PDF文件第9页浏览型号S29PL127J60BFW13的Datasheet PDF文件第10页 
D a t a S h e e t  
Figures  
Figure 7.1  
Figure 7.2  
Figure 7.3  
Figure 7.4  
Figure 7.5  
80-Ball Fine-Pitch BGA, Top View, Balls Facing Down—PL127J . . . . . . . . . . . . . . . . . . . . . 16  
64-Ball Fine-Pitch BGA, MCP Compatible, Top View, Balls Facing Down—PL127J . . . . . . 17  
48-Ball Fine-Pitch BGA, Top View, Balls Facing Down—PL064J—PL032J: C4(A21)=NC . . . 18  
56-Pin TSOP 20 x 14 mm Configuration—PL127J . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19  
56-ball Fine-Pitch BGA, Top View, Balls Facing Down,—PL064J and PL032J,. . . . . . . . . . . 20  
Figure 13.1 In-System Sector Protection/Sector Unprotection Algorithms . . . . . . . . . . . . . . . . . . . . . . . . 52  
Figure 13.2 Temporary Sector Unprotect Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53  
Figure 13.3 Secured Silicon Sector Protect Verify . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54  
Figure 15.1 Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61  
Figure 15.2 Erase Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62  
Figure 16.1 Data# Polling Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68  
Figure 16.2 Toggle Bit Algorithm. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69  
Figure 17.1 Maximum Overshoot Waveforms. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72  
Figure 20.1 Test Setups . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75  
Figure 20.2 Input Waveforms and Measurement Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76  
Figure 20.3 Read Operation Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76  
Figure 20.4 Page Read Operation Timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76  
Figure 20.5 Reset Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78  
Figure 20.6 Program Operation Timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80  
Figure 20.7 Accelerated Program Timing Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80  
Figure 20.8 Chip/Sector Erase Operation Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81  
Figure 20.9 Back-to-back Read/Write Cycle Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82  
Figure 20.10 Data# Polling Timings (During Embedded Algorithms) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82  
Figure 20.11 Toggle Bit Timings (During Embedded Algorithms). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83  
Figure 20.12 DQ2 vs. DQ6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83  
Figure 21.1 Temporary Sector Unprotect Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84  
Figure 21.2 Sector/Sector Block Protect and Unprotect Timing Diagram. . . . . . . . . . . . . . . . . . . . . . . . . 85  
Figure 21.3 Alternate CE# Controlled Write (Erase/Program) Operation Timings . . . . . . . . . . . . . . . . . . 86  
Figure 21.4 Timing Diagram for Alternating Between CE1# and CE2# Control . . . . . . . . . . . . . . . . . . . . 87  
Febuary 1, 2011 S29PL-J_00_A13  
S29PL-J  
7

与S29PL127J60BFW13相关器件

型号 品牌 描述 获取价格 数据表
S29PL127J60BFW130 CYPRESS Flash, 8MX16, 60ns, PDSO56, TSOP-56

获取价格

S29PL127J60BFW131 CYPRESS Flash, 8MX16, 60ns, PDSO56, TSOP-56

获取价格

S29PL127J60BFW132 CYPRESS Flash, 8MX16, 60ns, PDSO56, TSOP-56

获取价格

S29PL127J60BFW133 CYPRESS Flash, 8MX16, 60ns, PDSO56, TSOP-56

获取价格

S29PL127J60TAI132 CYPRESS Flash, 8MX16, 60ns, PDSO56, TSOP-56

获取价格

S29PL127J60TAW002 CYPRESS Flash, 8MX16, 60ns, PBGA80, FBGA-80

获取价格