Datasheet > PPC440EP-3UB333C

PPC440EP-3UB333C

更新时间： 2024-01-05 03:39:02

品牌	Logo	应用领域
AMCC		时钟外围集成电路
页数	文件大小	规格书
86页	1207K
描述
RISC Microprocessor, 32-Bit, 333MHz, CMOS, PBGA456, 35 MM, ROHS COMPLIANT, THERMALLY ENHANCED, PLASTIC, BGA-456

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

PPC440EP-3UB333C 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	BGA, BGA456,26X26,50	针数：	456
Reach Compliance Code：	compliant	ECCN代码：	3A001.A.3
HTS代码：	8542.31.00.01	风险等级：	5.7
其他特性：	ALSO REQUIRES 2.5 AND 3.3V SUPPLY	地址总线宽度：	32
位大小：	32	边界扫描：	YES
最大时钟频率：	66.66 MHz	外部数据总线宽度：	32
格式：	FLOATING POINT	集成缓存：	YES
JESD-30 代码：	S-PBGA-B456	长度：	35 mm
低功率模式：	YES	端子数量：	456
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA456,26X26,50	封装形状：	SQUARE
封装形式：	GRID ARRAY	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	1.5,2.5,3.3 V	认证状态：	Not Qualified
座面最大高度：	2.65 mm	速度：	333 MHz
子类别：	Microprocessors	最大压摆率：	2200 mA
最大供电电压：	1.6 V	最小供电电压：	1.4 V
标称供电电压：	1.5 V	表面贴装：	YES
技术：	CMOS	端子形式：	BALL
端子节距：	1.27 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	35 mm
uPs/uCs/外围集成电路类型：	MICROPROCESSOR, RISC	Base Number Matches：	1

PPC440EP-3UB333C 数据手册

Revision 1.25 – December 18, 2006

440EP – PPC440EP Embedded Processor

Figures

Data Sheet

Figure 1. Order Part Number Key . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Figure 2. PPC440EP Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Figure 3. 35mm, 456-Ball E-PBGA and TE-PBGA Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Figure 4. Timing Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

Figure 5. Input Setup and Hold Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

Figure 6. Output Delay and Float Timing Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

Figure 7. DDR SDRAM Simulation Signal Termination Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

Figure 8. DDR SDRAM Write Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Figure 9. DDR SDRAM MemClkOut0 and Read Clock Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

Figure 10. DDR SDRAM Read Data Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

Figure 11. DDR SDRAM Read Cycle Timing—Example 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Figure 12. DDR SDRAM Read Cycle Timing—Example 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

Figure 13. DDR SDRAM Read Cycle Timing—Example 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Tables

Table 1. System Memory Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Table 2. DCR Address Map (4KB of Device Configuration Registers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Table 3. Signals Listed Alphabetically . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Table 4. Signals Listed by Ball Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Table 5. Pin Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Table 6. Signal Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Table 7. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Table 8. Recommended DC Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Table 9. Input Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

Table 10. Typical DC Power Supply Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

Table 11. V Supply Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

Table 12. DC Power Supply Current Loads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

Table 13. Package Thermal Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

Table 14. Clocking Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

Table 15. Peripheral Interface Clock Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

Table 16. I/O Specifications—All Speeds . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

Table 17. I/O Specifications—333MHz to 533MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Table 18. DDR SDRAM Output Driver Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Table 19. I/O Timing—DDR SDRAM T

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Table 20. I/O Timing—DDR SDRAM T , T , and T

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

SK SA

Table 21. I/O Timing—DDR SDRAM T and T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Table 22. I/O Timing—DDR SDRAM T

and T

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

DIN

SIN

Table 23. Strapping Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

AMCC Proprietary

1 234 5 6 7...86

中文翻译

下载PDF

与PPC440EP-3UB333C相关器件

型号	品牌	描述	获取价格	数据表
PPC440EP-3UB333CZ	AMCC	RISC Microprocessor, 32-Bit, 333MHz, CMOS, PBGA456, 35 MM, ROHS COMPLIANT, THERMALLY ENHAN	获取价格
PPC440EP-3UB533C	AMCC	RISC Microprocessor, 32-Bit, 533MHz, CMOS, PBGA456, 35 MM, ROHS COMPLIANT, THERMALLY ENHAN	获取价格
PPC440EP-3UB533CZ	AMCC	RISC Microprocessor, 32-Bit, 533MHz, CMOS, PBGA456, 35 MM, ROHS COMPLIANT, THERMALLY ENHAN	获取价格
PPC440EP-3UB667C	AMCC	RISC Microprocessor, 32-Bit, 667MHz, CMOS, PBGA456, 35 MM, ROHS COMPLIANT, THERMALLY ENHAN	获取价格
PPC440EP-3UB667CZ	AMCC	RISC Microprocessor, 32-Bit, 667MHz, CMOS, PBGA456, 35 MM, ROHS COMPLIANT, THERMALLY ENHAN	获取价格
PPC440EP-3UC333C	AMCC	RISC Microprocessor, 32-Bit, 333MHz, CMOS, PBGA456, 35 MM, ROHS COMPLIANT, THERMALLY ENHAN	获取价格

与PPC440EP-3UB333C相关文章

深入解析CS8416引脚说明、参数、技术特点
2024-06-03

1
TPA3116D2功放芯片参数详解、引脚说明
2024-06-03

5
移位寄存器74HC165引脚说明、驱动程序示例解读
2024-06-03

5
深入解析AD9833：DDS频率合成器的卓越性能与广泛应用
2024-06-03

3

产品中心

服务支持

精选活动

关于我们

帮助中心

PPC440EP-3UB333C

PPC440EP-3UB333C 技术参数

PPC440EP-3UB333C 数据手册

与PPC440EP-3UB333C相关器件

与PPC440EP-3UB333C相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

PPC440EP-3UB333C

PPC440EP-3UB333C 技术参数

PPC440EP-3UB333C 数据手册

与PPC440EP-3UB333C相关器件

与PPC440EP-3UB333C相关文章

您还可以找

您在本页遇到什么问题？