PCD5093

更新时间： 2024-02-12 07:22:32

品牌	Logo	应用领域
恩智浦 - NXP		控制器
页数	文件大小	规格书
16页	87K
描述
DECT baseband controller

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

PCD5093 技术参数

是否Rohs认证：	不符合	生命周期：	Transferred
包装说明：	QFP, QFP100,.7X.9	Reach Compliance Code：	unknown
风险等级：	5.78	Is Samacsys：	N
JESD-30 代码：	R-PQFP-G100	JESD-609代码：	e0
端子数量：	100	封装主体材料：	PLASTIC/EPOXY
封装代码：	QFP	封装等效代码：	QFP100,.7X.9
封装形状：	RECTANGULAR	封装形式：	FLATPACK
电源：	3/3.3,5 V	认证状态：	Not Qualified
子类别：	Other Telecom ICs	表面贴装：	YES
技术：	CMOS	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	QUAD	Base Number Matches：	1

PCD5093 数据手册

Philips Semiconductors

Objective speciﬁcation

DECT baseband controller

PCD5093

5.2

Pin description

Table 1 QFP100 package

STATE

AFTER

RESET

SYMBOL

ANT_SW1

I/O

PIN TYPE

PIN DESCRIPTION

ISP2DRF3 antenna switch 1 output

ISP2DRF3 antenna switch 0 output

ANT_SW0

CLK100

ISP2DPES 100 Hz signal related to DECT frame timing output

ISP2DRF3 enable transmitter output

T_ENABLE

T_PWR_RMP

T_DATA

ISP2DRF3 switch transmitter power output

off

ISF2DRF3

ANAIOD1

unmodulated transmitter data output

T_GMSK

VCO_BND_SW

SYNTH_LOCK

S_ENABLE

S_DATA

GMSK modulated transmitter data output

ISP2DRF3 VCO band switch output

−

DIPP0RF3 synthesizer lock input

−

ISP2DRF3 synthesizer enable output

ISP2DRF3 serial synthesizer data output

ISP2DRF3 clock for serial synthesizer interface output

ISP2DRF3 switch synthesizer power output

ISP4DRF3 13.824 MHz reference clock for synthesizer output

S_CLK

S_PWR

REF_CLK

V_SS1

running

−

supply

negative supply voltage 1

V_{DD_RF}

−

positive supply voltage for RF interface level shifters

positive supply voltage 1 (+3 V)

V_{DD3V_1}

−

SLICE_CTR

R_PWR

ISP2DRF3 switch slicer time constant output

ISP2DRF3 switch receiver power output

−

R_DATAP

R_DATAM

R_ENABLE

RSSI_AN

VANLI

ANAIOD2

positive input for receiver data

negative input for receiver data

−

ISP2DRF3 enable receiver output

ANAIOD1

analog input for RSSI measurement

−

analog input to ADC

VBAT

−

analog input for battery voltage measurement

CLK3

I/O

ISP2DPES 3.456 MHz clock output for external ADPCM codec

DCK

input

ISF2DPES ADPCM output or IOM data clock input/output

ISF2UPES (ISF2UPES in PCD5090/xxx, PCA5097/xxx)

−

DIPP0PES ADPCM or IOM data input

FS1

I/O

input

ISF2DPES 8 kHz framing input/output

ISF2UPES (ISF2UPES in PCD5090/xxx, PCA5097/xxx)

off

running

−

ISI8DPES

ANAIOD1

ADPCM or IOM data output

crystal oscillator output

XTAL2

XTAL1

VANLO

crystal oscillator input

1.0 V

analog output from D/A converter

1997 Jul 21

1...3 4 567 8 9...16

下载PDF

与PCD5093相关器件

型号	品牌	描述	获取价格	数据表
PCD5093H	NXP	DECT baseband controller	获取价格
PCD5093H-T	NXP	暂无描述	获取价格
PCD5094	NXP	DECT baseband controller	获取价格
PCD5094H	NXP	DECT baseband controller	获取价格
PCD5094H-T	NXP	暂无描述	获取价格
PCD5095	NXP	DECT baseband controller	获取价格