NB2309AC1HDTR2

更新时间： 2024-10-02 13:11:59

品牌	Logo	应用领域
安森美 - ONSEMI		时钟驱动器逻辑集成电路光电二极管
页数	文件大小	规格书
9页	140K
描述
2309 SERIES, PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16, TSSOP-16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

NB2309AC1HDTR2 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP16,.25	针数：	16
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.55	Is Samacsys：	N
系列：	2309	输入调节：	STANDARD
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e4
长度：	5 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
最大I（ol）：	0.012 A	功能数量：	1
反相输出次数：		端子数量：	16
实输出次数：	8	最高工作温度：	70 °C
最低工作温度：		输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP16,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	3.3 V	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.25 ns	座面最大高度：	1.2 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	4.4 mm	最小 fmax：	133.33 MHz
Base Number Matches：	1

NB2309AC1HDTR2 数据手册

NB2309A

3.3 V Zero Delay

Clock Buffer

The NB2309A is a versatile, 3.3 V zero delay buffer designed to

distribute high−speed clocks. It accepts one reference input and drives

out nine low−skew clocks. It is available in a 16 pin package.

The −1H version of the NB2309A operates at up to 133 MHz, and

has higher drive than the −1 devices. All parts have on−chip PLL’s that

lock to an input clock on the REF pin. The PLL feedback is on−chip

and is obtained from the CLKOUT pad.

http://onsemi.com

MARKING

DIAGRAMS*

The NB2309A has two banks of four outputs each, which can be

controlled by the Select inputs as shown in the Select Input Decoding

Table. If all the output clocks are not required, Bank B can be

three−stated. The select inputs also allow the input clock to be directly

applied to the outputs for chip and system testing purposes.

Multiple NB2309A devices can accept the same input clock and

distribute it. In this case the skew between the outputs of the two

devices is guaranteed to be less than 700 ps.

All outputs have less than 200 ps of cycle−to−cycle jitter. The input

and output propagation delay is guaranteed to be less than 350 ps, and

the output to output skew is guaranteed to be less than 250 ps.

The NB2309A is available in two different configurations, as shown

in the ordering information table. The NB2309A1 is the base part. The

NB2309Ax1H* is the high drive version of the −1 and its rise and fall

times are much faster than −1 part.

XXXXXXXXG

AWLYWW

SOIC−16

D SUFFIX

CASE 751B

XXXX

ALYWG

TSSOP−16

DT SUFFIX

CASE 948F

XXXX = Device Code

= Assembly Location

WL, L = Wafer Lot

= Year

Features

• 15 MHz to 133 MHz Operating Range, Compatible with CPU and

PCI Bus Frequencies

• Zero Input − Output Propagation Delay

W, WW = Work Week

G or G = Pb−Free Package

*For additional marking information, refer to

Application Note AND8002/D.

• Multiple Low−Skew Outputs

• Output−Output Skew Less than 250 ps

• Device−Device Skew Less than 700 ps

• One Input Drives 9 Outputs, Grouped as 4 + 4 + 1

• Less than 200 ps Cycle−to−Cycle Jitter is Compatible with PentiumR

Based Systems

ORDERING INFORMATION

See detailed ordering and shipping information in the package

dimensions section on page 7 of this data sheet.

• Test Mode to Bypass PLL

• Available in 16 Pin, 150 mil SOIC and 4.4 mm TSSOP

• 3.3 V Operation, Advanced 0.35 ꢀ CMOS Technology

• These are Pb−Free Devices**

*x = C for Commercial; I for Industrial.

**For additional information on our Pb−Free strategy and soldering details,

please download the ON Semiconductor Soldering and Mounting Techniques

Reference Manual, SOLDERRM/D.

Publication Order Number:

November, 2006 − Rev. 4

NB2309A/D

12 3 4 5 6 7...9

中文翻译

下载PDF

与NB2309AC1HDTR2相关器件

型号	品牌	获取价格	描述	数据表
NB2309AC1HDTR2G	ONSEMI	获取价格	3.3 V Zero Delay Clock Buffer
NB2309AI1D	ONSEMI	获取价格	2309 SERIES, PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16, SOIC-
NB2309AI1DG	ONSEMI	获取价格	3.3 V Zero Delay Clock Buffer
NB2309AI1DR2G	ONSEMI	获取价格	3.3 V Zero Delay Clock Buffer
NB2309AI1DT	ONSEMI	获取价格	2309 SERIES, PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16, TSSOP
NB2309AI1DTG	ONSEMI	获取价格	3.3 V Zero Delay Clock Buffer
NB2309AI1DTR2G	ONSEMI	获取价格	3.3 V Zero Delay Clock Buffer
NB2309AI1HDG	ONSEMI	获取价格	3.3 V Zero Delay Clock Buffer
NB2309AI1HDR2G	ONSEMI	获取价格	3.3 V Zero Delay Clock Buffer
NB2309AI1HDTG	ONSEMI	获取价格	3.3 V Zero Delay Clock Buffer

与NB2309AC1HDTR2相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

38
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

32
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

28
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

40

产品中心

服务支持

精选活动

关于我们

帮助中心

NB2309AC1HDTR2

NB2309AC1HDTR2 技术参数

NB2309AC1HDTR2 数据手册

与NB2309AC1HDTR2相关器件

与NB2309AC1HDTR2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

NB2309AC1HDTR2

NB2309AC1HDTR2 技术参数

NB2309AC1HDTR2 数据手册

与NB2309AC1HDTR2相关器件

与NB2309AC1HDTR2相关文章

您还可以找

您在本页遇到什么问题？