5 ピンµP 監視回路
ウォッチドッグ及びマニュアルリセット付
ベクトルにジャンプします。この場合、保存されて
いる状態情報を消去し、最初から処理を開始します。
RESET
双方向性
出力
M AX6316M /M AX6318M H /M AX6319M H は、
M otorola 68HC11等の双方向性リセットピンを持つ
µPとインタフェースするように設計されています。こ
れらのデバイスを使用すると、オープンドレイン出力
のように、µPやその他のデバイスで双方向性リセット
(RESET)をローにし、リセット状態を発生させることが
できます。但し、通常のオープンドレイン出力とは異
なり、これらのデバイスには通常指定される4.7kΩ
プルアップ抵抗がPチャネルアクティブプルアップと
並列に接続されています。
一方、2回の外部クロックサイクル後のRESETがハイの
場合は、µP自体がリセットを発生したものと仮定し、
別のベクトルにジャンプし、保存されている状態情報
を使用してリセットの原因を決定します。
より高速のµPでは、2回の外部クロックサイクルが
4M H zで僅か500nsになってしまうことが問題です。
リセットラインにいくつかの素子が存在し、パッシブ
プルアップ抵抗だけを使用する場合は、許容される時間
内にRESETがロジックハイ状態(0.8×VCC)に達するの
を入力キャパシタンス及び浮遊容量によって防ぐこと
ができます。この状態が発生すると、全てのリセット
が外部として解釈されます。µPの出力段は1.6m Aだけ
シンクするよう保証されているため、4.7kΩの内部プル
アップ抵抗を低下しても、立上り時間を大幅に低減する
ことはできません。「標準動作特性」のBIDIRECTIONAL
PULL-UP CHARACTERISTICSを参照してください。
この構成を適用すると、幾つかのデバイスをRESETに
接続したシステムにおいて双方向性リセットピンを持つ
µPに伴なう問題を解決できます(図3)。このようなµP
では、リセットが外部デバイス(監視IC等)で発生したの
か、それともµP自体によって(ウォッチドッグの異常や
クロックエラー等が原因で)発生したのかどうかを判断
し、リセットの原因に適切なベクトルにジャンプでき
ます。しかし、µPがリセットを実行した場合は、その
情報が保存されず、リセットの原因を突き止めること
が必要になります。
M AX6316M /M AX6318M H /M AX6319M H では、
4.7kΩ抵抗と並列にアクティブプルアップFETを接続
することによって、この問題を解決しています(図4
及び図5)。このプルアップトランジスタは、µPがI/Oを
リセットするか監視回路自体がラインをローに設定する
までRESETをハイに維持します。一旦RESETがVPTH以下
になると、コンパレータが遷移エッジのフリップフロップ
を設定し、次のRESET遷移がローからハイであること
を示します。RESETが解除されると、4.7kΩ抵抗に
よってRESETがVCC側にプルされます。RESETがVPTH
次に、M otorola 68HC11でこれをどのように行っている
かを説明します。リセットでは常に、µPが約4回の外部
クロックサイクル間RESETをローにします。次に、
RESETを解除し、2回の外部クロックサイクル間待って
からRESETの状態をチェックします。RESETがローの
ままの場合、µPは外部が原因でリセットが発生し、
RESETはハイ状態に達するものと仮定し、通常のリセット
V
CC
V
CC
WDI*
MR**
4.7kΩ
68HC11
RESET
CIRCUITRY
RESET
RESET
RESET
RESET
CIRCUITRY
RESET***
C
IN
C
STRAY
C
IN
MAX6316M
MAX6318MH
MAX6319MH
C
IN
OTHER DEVICES
*
**
MAX6316M/MAX6318MH
MAX6316M/MAX6319MH
***
ACTIVE-HIGH PUSH/PULL MAX6318MH/MAX6319MH
図3. M AX6318M H/M AX6319M Hでは、リセットバスにデバイスを追加できます
_______________________________________________________________________________________
7