5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> M66222FP
M66222FP PDF预览

M66222FP

更新时间： 2024-01-01 12:03:52
品牌 Logo 应用领域
三菱 - MITSUBISHI 存储内存集成电路静态存储器光电二极管
页数 文件大小 规格书
8页 111K
描述
128 x 8-BIT x 2 MAIL-BOX

阅读下载

获取价格

M66222FP 技术参数

生命周期：Obsolete零件包装代码：DIP
包装说明：DIP-42针数：42
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.32.00.41风险等级：5.67
Is Samacsys：N最长访问时间：70 ns
I/O 类型：COMMONJESD-30 代码：R-PDIP-T42
长度：36.7 mm内存密度：2048 bit
内存集成电路类型：DUAL-PORT SRAM内存宽度：8
功能数量：1端口数量：2
端子数量：42字数：256 words
字数代码：256工作模式：ASYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：256X8输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：SDIP
封装等效代码：SDIP42,.6封装形状：RECTANGULAR
封装形式：IN-LINE, SHRINK PITCH并行/串行：PARALLEL
电源：5 V认证状态：Not Qualified
座面最大高度：5.5 mm最大待机电流：0.0001 A
最小待机电流：4.5 V子类别：SRAMs
最大压摆率：0.06 mA最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：NO技术：CMOS
温度等级：COMMERCIAL端子形式：THROUGH-HOLE
端子节距：1.778 mm端子位置：DUAL
宽度：15.24 mmBase Number Matches：1

M66222FP 数据手册

 浏览型号M66222FP的Datasheet PDF文件第2页浏览型号M66222FP的Datasheet PDF文件第3页浏览型号M66222FP的Datasheet PDF文件第4页浏览型号M66222FP的Datasheet PDF文件第5页浏览型号M66222FP的Datasheet PDF文件第6页浏览型号M66222FP的Datasheet PDF文件第7页 
MITSUBISHIDIGITALASSP
M66222SP/FP  
128 × 8-BIT × 2 MAIL-BOX  
DESCRIPTION  
PIN CONFIGURATION (Top view)  
The M66222 is a mail box that incorporates two complete CMOS  
shared memory cells of 128 × 8-bit configuration using high-  
performance silicon gate CMOS process technology, and are  
equipped with two access ports of A and B.  
CHIP SELECT  
INPUT  
→
→
CSA  
WEA  
NC  
1
2
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
22  
VCC  
CHIP SELECT  
INPUT  
WRITE ENABLE  
INPUT  
WRITE ENABLE  
INPUT  
←
←
CSB  
WEB  
NC  
Access ports A and B are equipped with independent addresses CS,  
WE and OE control pins and I/O pins to allow independent and  
asynchronous read/write operations individually. This product  
exclusively performs a write operation from A port and a read operation  
from B port for one memory, and a read operation from A port and a  
write operation from B port for the other memory.  
3
OUTPUT ENABLE  
INPUT  
→
→
→
→
→
→
→
→
→
↔
↔
↔
↔
↔
↔
↔
↔
OEA  
4
OUTPUT ENABLE  
INPUT  
←
←
←
←
←
←
←
←
←
↔
↔
↔
↔
↔
↔
↔
↔
A
A
A
A
A
A
A
A
0A  
1A  
2A  
3A  
4A  
5A  
6A  
7A  
0A  
1A  
2A  
3A  
4A  
5A  
6A  
7A  
5
OEB  
6
A
A
A
A
A
A
A
A
0B  
1B  
2B  
3B  
4B  
5B  
6B  
7B  
7
A PORT  
ADDRESS  
INPUT  
8
FEATURES  
B PORT  
ADDRESS  
INPUT  
9
• Memory configuration of 128 × 8 bits × 2 memory areas  
• High-speed access, address access time 40ns (typ.)  
• Complete asynchronous accessibility from ports A and B  
• Fixed read/write access ports for memory  
• Completely static operation  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
• Low power dissipation CMOS design  
• 5V single power supply  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
7
6
5
4
3
2
1
0
B
B
B
B
B
B
B
B
• TTL direct-coupled I/O  
A PORT  
DATA I/O  
• 3-state output for I/O pins  
B PORT  
DATA I/O  
APPLICATION  
Inter-MCU data transfer memory, communication buffer memory  
GND  
42P4B  
42P2R-A  
Outline  
NC: No Connection  
BLOCK DIAGRAM  
V
CC  
42  
CHIP SELECT  
INPUT  
CHIP  
SELECT INPUT  
1
2
4
41  
40  
38  
CSA  
CSB  
MEMORY AREA(1)  
READ/  
WRITE  
CONTROL  
CIRCUIT  
READ/  
Write  
Read  
128-WORD × 8-BIT  
CONFIGURATION  
0-127  
WRITE  
WRITE  
CONTROL  
CIRCUIT  
WRITE  
ENABLE INPUT  
ENABLE INPUT WEA  
WEB  
OEB  
OUTPUT  
ENABLE INPUT  
OUTPUT  
ENABLE INPUT  
OEA  
ADDRESSES  
12  
5
30  
37  
36  
35  
34  
33  
32  
31  
A
7
A
A7B  
A
A
A
A
A
0
A
A
A
A
A
A
A
A
A
A
0
B
B
B
B
B
ROW/COLUMN  
DECODER  
6
1
2
3
4
1
2
3
4
A PORT  
ADDRESS  
INPUT  
B PORT  
ADDRESS  
INPUT  
7
8
A
0A~A  
6A  
A0B~A6B  
9
7
7
10  
11  
A5  
A
6
A5B  
ROW/COLUMN  
DECODER  
A
A
A6B  
13  
14  
15  
16  
17  
18  
19  
20  
22  
23  
24  
25  
26  
27  
28  
29  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
0
A
A
A
A
A
A
A
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
0
1
2
3
4
5
6
B
B
B
B
B
B
B
1
2
3
4
5
6
MEMORY AREA(2)  
128-WORD × 8-BIT  
CONFIGURATION  
128-255  
A PORT  
DATA I/O  
B PORT  
DATA I/O  
Read  
Write  
ADDRESSES  
I/O  
7
A
I/O7B  
21  
GND  
1
12345678

下载PDF

与M66222FP相关器件

型号 品牌 描述 获取价格 数据表
M66222SP MITSUBISHI 128 x 8-BIT x 2 MAIL-BOX

获取价格
M66222SP RENESAS 128*8-BIT*2 MAIL-BOX

获取价格
M66-223 MICRO-ELECTRONICS Tone/Music Synthesizer, PBCY3, TO-92

获取价格
M66223FP RENESAS Mail Box That Incorporates a Complete CMOS Shared Memory Cell

获取价格
M66-224 MICRO-ELECTRONICS Tone/Music Synthesizer, PBCY3, TO-92

获取价格
M66-226 MICRO-ELECTRONICS Tone/Music Synthesizer, PBCY3, TO-92

获取价格

与M66222FP相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证