256MB, 512MB, 1GB Unbuffered SODIMMs
DDR2 SDRAM
Pin Configurations (Front side/Back side)
Pin
1
Front
Pin
2
Back
Pin
51
53
55
57
59
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
Front
Pin
52
54
56
58
60
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
Back
Pin
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
145
147
149
Front
Pin
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
146
148
150
Back
Pin
151
153
155
157
159
161
163
165
167
169
171
173
175
177
179
181
183
185
187
189
191
193
195
197
199
Front
DQ42
DQ43
Pin
152
154
156
158
160
162
164
166
168
170
172
174
176
178
180
182
184
186
188
190
192
194
196
198
200
Back
DQ46
DQ47
V
V
V
DQS2
DM2
A1
A0
REF
SS
V
V
V
V
3
5
7
9
4
6
8
DQ4
DQ5
SS
SS
SS
DD
DD
V
V
DQ0
DQ1
V
DQ18
DQ19
DQ22
DQ23
A10/AP
BA0
WE
BA1
RAS
S0
SS
SS
V
DQ48
DQ49
DQ52
DQ53
SS
V
V
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
DM0
SS
SS
SS
V
V
V
V
V
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
DQS0
DQS0
V
DQ24
DQ25
DQ28
DQ29
SS
DD
DD
SS
SS
DQ6
DQ7
CAS
NC/S1
ODT0
A13
NC, TEST
CK1
CK1
V
V
V
SS
SS
SS
SS
V
V
V
V
DQ2
DQ3
V
DM3
NC
DQS3
DQS3
DQS6
DQS6
SS
DD
DD
SS
DQ12
DQ13
NC/ODT1
NC
DM6
V
V
V
V
V
V
SS
SS
SS
SS
SS
SS
SS
V
DQ8
DQ9
V
DQS1
DQS1
V
DQ10
DQ11
V
DQ26
DQ27
DQ30
DQ31
DQ32
DQ33
DQ36
DQ37
DQ50
DQ51
DQ54
DQ55
SS
DM1
V
V
V
V
V
V
V
SS
SS
SS
SS
SS
SS
SS
SS
CK0
CK0
CKE0
NC/CKE1
DQS4
DQS4
DM4
DQ56
DQ57
DQ60
DQ61
V
V
V
DD
DD
SS
V
V
V
V
NC
BA2
NC
NC
DQ38
DQ39
SS
SS
SS
SS
SS
DQ14
DQ15
DQ34
DQ35
DM7
DQS7
DQS7
V
V
V
V
DD
DD
SS
SS
V
V
V
A12
A9
A8
A11
A7
A6
DQ44
DQ45
DQ58
DQ59
SS
SS
SS
SS
V
V
DQ40
DQ41
DQ62
DQ63
SS
SS
V
V
DQ16
DQ17
V
DQ20
DQ21
SS
SS
V
V
V
V
DQS5
DQS5
SDA
SCL
DD
DD
SS
SS
V
A5
A3
A4
A2
DM5
SA0
SA1
SS
SS
V
V
V
SPD
DQS2
NC
SS
SS
DD
Note : NC = No Connect; NC, TEST(pin 163)is for bus analysis tool and is not connected on normal memory modules.
Pin Description
Pin Name
Function
Clock Inputs, positive line
Pin Name
Function
SPD Data Input/Output
CK0,CK1
SDA
CK0,CK1
CKE0,CKE1
RAS
Clock Inputs, negative line
Clock Enables
SA1,SA0
SPD address
DQ0~DQ63
DM0~DM7
DQS0~DQS7
DQS0~DQS7
Data Input/Output
Data Masks
Row Address Strobe
Column Address Strobe
Write Enable
CAS
Data strobes
WE
Data strobes complement
Logic Analyzer specific test pin
(No connect on So-DIMM)
S0,S1
Chip Selects
TEST
A0~A9, A11~A13
A10/AP
Address Inputs
V
V
V
V
Core and I/O Power
Ground
DD
Address Input/Autoprecharge
SDRAM Bank Address
SS
BA0,BA1
Input/Output Reference
SPD Power
REF
ODT0,ODT1
SCL
On-die termination control
Serial Presence Detect(SPD) Clock Input
SPD
DD
NC
Spare pins, No connect
Rev. 1.2 Aug. 2005