LMKDB1120, LMKDB1108
ZHCSRR6B –NOVEMBER 2023 –REVISED FEBRUARY 2024
www.ti.com.cn
表5-1. LMKDB1120 引脚功能(续)
引脚
类型(1)
说明
名称
编号
NC
NC
NC
NC
F2
F11
G2
L7
NC
NC
NC
NC
O
无连接
无连接
无连接
无连接
SBI_OUT/NC
SMB_DATA
SMB_CLK
VDDA
C2
L4
SBI 数据输出/无连接。该引脚可以不连接,以便与DB2000QL 引脚排列匹配。
I/O
I
SMBus 数据。需要外部上拉电阻。如果未使用,则不连接。
L5
SMBus 时钟。需要外部上拉电阻。如果未使用,则不连接。
H2
B2
B6
B11
L2
P
模拟电源。建议进行额外的电源滤波。详情请参见电源相关建议。
VDD
P
电源。
电源。
电源。
电源。
电源。
VDD
P
VDD
P
VDD
P
VDD
L11
J2
P
vOE0#/NC
CLK0 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
I
I
I
I
I
I
I
vOE1#/NC
K2
CLK1 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
CLK2 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
vOE2#/NC
vOE3#/NC
L3
L6
CLK3 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
vOE4#/NC
L9
CLK4 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
vOE5#/SBI_IN
L8
CLK5 低电平有效/SBI 数据输入的输出使能。内部下拉电阻。功能由上电时引脚E2
(SBI_EN) 的状态决定。如果未使用,则不连接。
vOE6#/SBI_CLK
L10
CLK6 低电平有效/SBI 时钟的输出使能。内部下拉电阻。功能由上电时引脚E2 (SBI_EN)
的状态决定。内部下拉电阻。如果未使用,则不连接。
vOE7#
vOE8#
vOE9#
K11
H11
E12
I
I
I
CLK7 低电平有效的输出使能。内部下拉电阻。如果未使用,则不连接。
CLK8 低电平有效的输出使能。内部下拉电阻。如果未使用,则不连接。
CLK9 低电平有效的输出使能。内部下拉电阻。如果未使用,则不连接。
vOE10#/SHFT_LD# E11
CLK10 低电平有效/SBI 移位寄存器负载低电平有效的输出使能。内部下拉电阻。功能由上
电时引脚E2 (SBI_EN) 的状态决定。如果未使用,则不连接。
I
vOE11#
C11
B10
B9
I
I
CLK11 低电平有效的输出使能。内部下拉电阻。如果未使用,则不连接。
CLK12 低电平有效的输出使能。内部下拉电阻。如果未使用,则不连接。
vOE12#
vOE13#/NC
CLK13 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
I
I
I
I
I
I
vOE14#/NC
vOE15#/NC
vOE16#/NC
vOE17#/NC
vOE18#/NC
B7
B5
B3
D2
D11
CLK14 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
CLK15 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
CLK16 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
CLK17 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
CLK18 低电平有效/无连接的输出使能。内部下拉电阻。该引脚可以不连接,以便与
DB2000QL 引脚排列匹配。
Copyright © 2024 Texas Instruments Incorporated
6
提交文档反馈
Product Folder Links: LMKDB1120 LMKDB1108
English Data Sheet: SNAS855