LMKDB1120, LMKDB1108
ZHCSRR6B –NOVEMBER 2023 –REVISED FEBRUARY 2024
www.ti.com.cn
5 引脚配置和功能
1
2
3
4
5
6
7
8
9
10
11
12
A
B
C
D
E
F
CLK17_P
CLK16_N
CLK16_P
CLK15_N
CLK15_P
CLK14_N
CLK14_P
CLK13_N
CLK13_P
CLK12_N
CLK12_P
CLK11_N
^vSADR0
_tri
^vSADR1
_tri
CLK17_N
CLK18_P
CLK18_N
CLK19_P
CLK19_N
CLKIN_P
CLKIN_N
CLK0_P
CLK0_N
CLK1_P
CLK1_N
VDD
vOE16#/NC
vOE15#/NC
VDD
vOE14#/NC
vOE13#/NC
vOE12#
VDD
CLK11_P
CLK10_N
CLK10_P
vOE9#
SBI_OUT
/NC
vOE11#
vOE17#/NC
vSBI_EN
NC
vOE18#/NC
vOE10#
/SHFT_LD#
NC
LOS#/NC
vOE8#
CLK9_N
CLK9_P
CLK8_N
CLK8_P
CLK7_N
CLK7_P
Thermal Pad
G
H
J
NC
VDDA
vOE0#/NC
vOE1#/NC
VDD
vOE19#/NC
vOE7#
K
L
vOE5#/SBI
_IN
vOE6#/SBI
_CLK
vOE2#/NC
CLK2_N
SMB_DATA
CLK3_P
SMB_CLK
CLK3_N
vOE3#/NC
NC
vOE4#/NC
CLK5_P
VDD
vPWRGD
/PWRDN#
M
CLK2_P
CLK4_P
CLK4_N
CLK5_N
CLK6_P
CLK6_N
Not to scale
图5-1. LMKDB1120 NPP 封装,80 引脚TLGA(顶视图)
表5-1. LMKDB1120 引脚功能
引脚
类型(1)
说明
名称
编号
CLKIN_P
CLKIN_N
CLK0_P
CLK0_N
CLK1_P
G1
H1
J1
I
差分时钟输入
I
差分时钟输入
O
O
O
LP-HCSL 差分时钟输出0。如果未使用,则不连接。
LP-HCSL 差分时钟输出0。如果未使用,则不连接。
LP-HCSL 差分时钟输出1。如果未使用,则不连接。
K1
L1
Copyright © 2024 Texas Instruments Incorporated
English Data Sheet: SNAS855
4
提交文档反馈
Product Folder Links: LMKDB1120 LMKDB1108