5秒后页面跳转
IDT72V255LA20PFG PDF预览

IDT72V255LA20PFG

更新时间: 2024-01-23 14:43:43
品牌 Logo 应用领域
艾迪悌 - IDT 时钟先进先出芯片内存集成电路
页数 文件大小 规格书
27页 244K
描述
FIFO, 8KX18, 12ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, TQFP-64

IDT72V255LA20PFG 技术参数

是否无铅: 不含铅是否Rohs认证: 符合
生命周期:Active零件包装代码:QFP
包装说明:LQFP, QFP64,.66SQ,32针数:64
Reach Compliance Code:compliantECCN代码:EAR99
HTS代码:8542.32.00.71风险等级:5.23
最长访问时间:12 ns其他特性:RETRANSMIT
最大时钟频率 (fCLK):50 MHz周期时间:20 ns
JESD-30 代码:S-PQFP-G64JESD-609代码:e3
长度:14 mm内存密度:147456 bit
内存集成电路类型:OTHER FIFO内存宽度:18
湿度敏感等级:3功能数量:1
端子数量:64字数:8192 words
字数代码:8000工作模式:SYNCHRONOUS
最高工作温度:70 °C最低工作温度:
组织:8KX18可输出:YES
封装主体材料:PLASTIC/EPOXY封装代码:LQFP
封装等效代码:QFP64,.66SQ,32封装形状:SQUARE
封装形式:FLATPACK, LOW PROFILE并行/串行:PARALLEL
峰值回流温度(摄氏度):260电源:3.3 V
认证状态:Not Qualified座面最大高度:1.6 mm
最大待机电流:0.02 A子类别:FIFOs
最大压摆率:0.055 mA最大供电电压 (Vsup):3.6 V
最小供电电压 (Vsup):3 V标称供电电压 (Vsup):3.3 V
表面贴装:YES技术:CMOS
温度等级:COMMERCIAL端子面层:Matte Tin (Sn) - annealed
端子形式:GULL WING端子节距:0.8 mm
端子位置:QUAD处于峰值回流温度下的最长时间:30
宽度:14 mmBase Number Matches:1

IDT72V255LA20PFG 数据手册

 浏览型号IDT72V255LA20PFG的Datasheet PDF文件第1页浏览型号IDT72V255LA20PFG的Datasheet PDF文件第3页浏览型号IDT72V255LA20PFG的Datasheet PDF文件第4页浏览型号IDT72V255LA20PFG的Datasheet PDF文件第5页浏览型号IDT72V255LA20PFG的Datasheet PDF文件第6页浏览型号IDT72V255LA20PFG的Datasheet PDF文件第7页 
IDT72V255LA/72V265LA 3.3 VOLT CMOS SuperSync FIFO™  
8,192 x 18, 16,384 x 18  
COMMERCIAL AND INDUSTRIAL  
TEMPERATURE RANGES  
TheinputportiscontrolledbyaWriteClock(WCLK)inputandaWriteEnable  
(WEN)input. DataiswrittenintotheFIFOoneveryrisingedgeofWCLKwhen  
WENisasserted.TheoutputportiscontrolledbyaReadClock(RCLK)input  
and Read Enable (REN) input. Data is read from the FIFO on every rising  
edgeofRCLKwhenRENisasserted. AnOutputEnable(OE)inputisprovided  
forthree-statecontroloftheoutputs.  
ThefrequenciesofboththeRCLKandtheWCLKsignalsmayvaryfrom0  
to fMAX with complete independence. There are no restrictions on the  
frequencyofoneclockinputwithrespecttotheother.  
DESCRIPTION (CONTINUED)  
The period required by the retransmit operation is now fixed and short.  
Thefirstworddatalatencyperiod,fromthetimethefirstwordiswrittento  
anemptyFIFOtothetimeitcanberead,isnowfixedandshort. (Thevariable  
clock cycle counting delay associated with the latency period found on  
previous SuperSync devices has been eliminated on this SuperSync  
family.)  
SuperSync FIFOs are particularly appropriate for networking, video,  
telecommunications,datacommunicationsandotherapplicationsthatneedto  
bufferlargeamountsofdata.  
PIN CONFIGURATIONS  
PIN 1  
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49  
WEN  
SEN  
DC(1)  
1
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
Q17  
Q16  
GND  
Q15  
Q14  
2
3
4
VCC  
5
GND  
D17  
D16  
D15  
D14  
D13  
D12  
D11  
D10  
D9  
6
VCC  
7
Q13  
Q12  
Q11  
GND  
Q10  
Q9  
8
9
10  
11  
12  
13  
14  
15  
16  
Q8  
Q7  
Q6  
D8  
GND  
D7  
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32  
4672 drw 02  
TQFP (PN64-1, ORDER CODE: PF)  
STQFP (PP64-1, ORDER CODE: TF)  
TOP VIEW  
NOTE:  
1. DC = Don’t Care. Must be tied to GND or VCC, cannot be left open.  
2
OCTOBER22,2008  

与IDT72V255LA20PFG相关器件

型号 品牌 描述 获取价格 数据表
IDT72V255LA20PFI IDT 3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18

获取价格

IDT72V255LA20TF IDT 3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18

获取价格

IDT72V255LA20TF8 IDT FIFO, 8KX18, 12ns, Synchronous, CMOS, PQFP64, SLIM, TQFP-64

获取价格

IDT72V255LA20TF9 IDT FIFO, 8KX18, 12ns, Synchronous, CMOS, PQFP64, STQFP-64

获取价格

IDT72V255LA20TFG IDT FIFO, 8KX18, 12ns, Synchronous, CMOS, PQFP64, GREEN, SLIM, TQFP-64

获取价格

IDT72V255LA20TFI IDT 3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18

获取价格