Datasheet > IDT71V3579YS65BQG

IDT71V3579YS65BQG

更新时间： 2024-01-03 15:42:17

品牌	Logo	应用领域
艾迪悌 - IDT		时钟静态存储器内存集成电路
页数	文件大小	规格书
22页	236K
描述
Cache SRAM, 256KX18, 6.5ns, CMOS, PBGA165, FBGA-165

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT71V3579YS65BQG 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	FBGA-165
针数：	165	Reach Compliance Code：	unknown
ECCN代码：	3A991.B.2.A	HTS代码：	8542.32.00.41
风险等级：	5.74	Is Samacsys：	N
最长访问时间：	6.5 ns	其他特性：	FLOW-THROUGH ARCHITECTURE
最大时钟频率 (fCLK)：	133 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PBGA-B165	JESD-609代码：	e1
长度：	15 mm	内存密度：	4718592 bit
内存集成电路类型：	CACHE SRAM	内存宽度：	18
湿度敏感等级：	3	功能数量：	1
端子数量：	165	字数：	262144 words
字数代码：	256000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	256KX18	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TBGA
封装等效代码：	BGA165,11X15,40	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, THIN PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.2 mm
最大待机电流：	0.03 A	最小待机电流：	3.14 V
子类别：	SRAMs	最大压摆率：	0.3 mA
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	30	宽度：	13 mm
Base Number Matches：	1

IDT71V3579YS65BQG 数据手册

浏览型号IDT71V3579YS65BQG的Datasheet PDF文件第2页

浏览型号IDT71V3579YS65BQG的Datasheet PDF文件第3页

浏览型号IDT71V3579YS65BQG的Datasheet PDF文件第4页

浏览型号IDT71V3579YS65BQG的Datasheet PDF文件第5页

浏览型号IDT71V3579YS65BQG的Datasheet PDF文件第6页

浏览型号IDT71V3579YS65BQG的Datasheet PDF文件第7页

128K X 36, 256K X 18

3.3V Synchronous SRAMs

3.3V I/O, Flow-Through Outputs

Burst Counter, Single Cycle Deselect

IDT71V3577YS

IDT71V3579YS

IDT71V3577YSA

IDT71V3579YSA

Description

Features

◆

The IDT71V3577/79 are high-speed SRAMs organized as

128Kx36/256Kx18.TheIDT71V3577/79SRAMs containwrite,data,

address andcontrolregisters.Therearenoregisters inthedataoutput

path(flow-througharchitecture).InternallogicallowstheSRAMtogen-

erateaself-timedwritebaseduponadecisionwhichcanbeleftuntilthe

endofthe write cycle.

128K x 36, 256K x 18 memory configurations

◆

Supports fast access times:

Commercial:

– 6.5ns up to 133MHz clock frequency

– 7.5ns up to 117MHz clock frequency

CommercialandIndustrial:

Theburstmodefeatureoffersthehighestlevelofperformancetothe

systemdesigner,astheIDT71V3577/79canprovidefourcyclesofdata

forasingleaddress presentedtotheSRAM. Aninternalburstaddress

counteracceptsthefirstcycleaddressfromtheprocessor,initiatingthe

accesssequence.Thefirstcycleofoutputdatawillflow-throughfromthe

arrayafteraclock-to-dataaccesstimedelayfromtherisingclockedgeof

the same cycle. If burst mode operation is selected (ADV=LOW), the

subsequentthreecyclesofoutputdatawillbeavailabletotheuseronthe

next three rising clock edges. The order of these three addresses are

definedbytheinternalburstcounterandtheLBO inputpin.

– 8.0ns up to 100MHz clock frequency

– 8.5ns up to 87MHz clock frequency

LBO input selects interleaved or linear burst mode

Self-timedwritecyclewithglobalwritecontrol(GW),bytewrite

enable (BWE), and byte writes (BWx)

3.3V core power supply

Power down controlled by ZZ input

3.3V I/O

Optional - Boundary Scan JTAG Interface (IEEE 1149.1

compliant)

Packaged in a JEDEC Standard 100-pin plastic thin quad

flatpack(TQFP),119ballgridarray(BGA)and165finepitchball

grid array

◆

The IDT71V3577/79 SRAMs utilize IDT’s latest high-performance

CMOSprocessandarepackagedinaJEDECstandard14mmx20mm

100-pinthinplasticquadflatpack(TQFP)aswellasa119ballgridarray

(BGA) and a 165 fine pitch ball grid array (fBGA).

PinDescriptionSummary

A0-A17

Address Inputs

Input

Synchronous

Asynchronous

Synchronous

Chip Enable

, CS

Chip Selects

Output Enable

Global Write Enable

Byte Write Enable

Individual Byte Write Selects

BWE

BW , BW

(1)

, BW

CLK

Clock

Input

Output

Input

I/O

N/A

Synchronous

Burst Address Advance

Address Status (Cache Controller)

Address Status (Processor)

Linear / Interleaved Burst Order

Test Mode Select

Test Data Input

ADV

ADSC

ADSP

LBO

TMS

TDI

Synchronous

N/A

TCK

TDO

Test Clock

Test Data Output

Synchronous

Asynchronous

Synchronous

N/A

JTAG Reset (Optional)

Sleep Mode

TRST

I/O

-I/O31, I/OP1-I/OP4

DD, VDDQ

Data Input / Output

Core Power, I/O Power

Ground

Supply

N/A

NOTE:

APRIL 2⁶0⁴⁵⁰0^tbl6⁰¹

1. BW3 and BW4 are not applicable for the IDT71V3579.

DSC-6450/0A

12 3 4 5 6 7...22

中文翻译

下载PDF

与IDT71V3579YS65BQG相关器件

型号	品牌	获取价格	描述	数据表
IDT71V3579YS65PFG8	IDT	获取价格	Standard SRAM, 256KX18, 6.5ns, CMOS, PQFP100
IDT71V3579YS75B	IDT	获取价格	Cache SRAM, 256KX18, 7.5ns, CMOS, PBGA119, BGA-119
IDT71V3579YS75BG8	IDT	获取价格	Cache SRAM, 256KX18, 7.5ns, CMOS, PBGA119, BGA-119
IDT71V3579YS75BGG	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3579YS75BGGI	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3579YS75BQ	IDT	获取价格	Cache SRAM, 256KX18, 7.5ns, CMOS, PBGA165, FBGA-165
IDT71V3579YS75BQ8	IDT	获取价格	Standard SRAM, 256KX18, 7.5ns, CMOS, PBGA165
IDT71V3579YS75BQG	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3579YS75BQGI	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3579YS75PFG	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,

与IDT71V3579YS65BQG相关文章

压敏电阻器在直流电路中的过压保护应用探讨
2024-06-07

10
电感耐压值及其与电感大小的关系
2024-06-07

15
CNY17F光耦合器：特性、应用、封装、引脚功能及替换型号解析
2024-06-07

17
DS1307资料解析：特性、引脚说明、替代推荐
2024-06-07

10

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V3579YS65BQG

IDT71V3579YS65BQG 技术参数

IDT71V3579YS65BQG 数据手册

与IDT71V3579YS65BQG相关器件

与IDT71V3579YS65BQG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V3579YS65BQG

IDT71V3579YS65BQG 技术参数

IDT71V3579YS65BQG 数据手册

与IDT71V3579YS65BQG相关器件

与IDT71V3579YS65BQG相关文章

您还可以找

您在本页遇到什么问题？