Datasheet > HYB18M512160BF-6

HYB18M512160BF-6

更新时间： 2024-01-01 13:52:18

品牌	Logo	应用领域
奇梦达 - QIMONDA		动态存储器双倍数据速率
页数	文件大小	规格书
24页	795K
描述
DRAMs for Mobile Applications 512-Mbit DDR Mobile-RAM RoHS compliant

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HYB18M512160BF-6 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
Reach Compliance Code：	unknown	风险等级：	5.75
最长访问时间：	5.5 ns	最大时钟频率 (fCLK)：	166 MHz
I/O 类型：	COMMON	交错的突发长度：	2,4,8,16
JESD-30 代码：	R-PBGA-B60	内存密度：	536870912 bit
内存集成电路类型：	DDR DRAM	内存宽度：	16
端子数量：	60	字数：	33554432 words
字数代码：	32000000	最高工作温度：	70 °C
最低工作温度：		组织：	32MX16
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	FBGA	封装等效代码：	BGA60,9X10,32
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, FINE PITCH
电源：	1.8 V	认证状态：	Not Qualified
刷新周期：	8192	连续突发长度：	2,4,8,16
最大待机电流：	0.0007 A	子类别：	DRAMs
最大压摆率：	0.11 mA	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
Base Number Matches：	1

HYB18M512160BF-6 数据手册

HY[B/E]18M512160BF

512-Mbit DDR Mobile-RAM

Overview

1.1

Features

•

4 banks × 8 Mbit × 16 organization

Double-data-rate architecture : two data transfers per clock cycle

Bidirectional data strobe (DQS) is transmitted / received with data; to be used in capturing data at the receiver

DQS is edge-aligned with data for READs and center-aligned with data for WRITEs

Differential clock input (CK / CK)

Commands entered on positive CK edge; data and mask data are referenced to both edges of DQS

Four internal banks for concurrent operation

Programmable CAS latency: 2 and 3

Programmable burst length: 2, 4, 8 and 16

Programmable drive strength (full, half, quarter)

Auto refresh and self refresh modes

8192 refresh cycles / 64ms

Auto precharge

Commercial (0°C to +70°C) and Extended (-25^oC to +85^oC) operating temperature range

60-ball Very Thin FBGA package (10.5 × 10.5 × 1.0 mm)

RoHS Compliant Product¹⁾

Power Saving Features

•

Low supply voltages: V_DD= 1.70 V − 1.90 V, V_DDQ= 1.70 V − 1.90 V

Optimized operating (I_DD0, I_DD4), self refresh (I_DD6) and standby currents (I_DD2, I_DD3

DDR I/O scheme with no DLL

)

Programmable Partial Array Self Refresh (PASR)

Temperature Compensated Self-Refresh (TCSR), controlled by on-chip temperature sensor

Clock Stop, Power-Down and Deep Power-Down modes

Table 1

Part Number Speed Code

Clock Frequency (f_CKmax

Performance

- 6

166

- 7.5

133

Unit

MHz

)

CL = 3

CL = 2

Access Time (t_ACmax

)

5.5

6.5

Table 2

Item

Banks

Rows

Columns

Memory Addressing Scheme

Addresses

BA0, BA1

A0 - A12

A0 - A9

1)RoHS Compliant Product: Restriction of the use of certain hazardous substances (RoHS) in electrical and

electronic equipment as defined in the directive 2002/95/EC issued by the European Parliament and of the Council

of 27 January 2003. These substances include mercury, lead, cadmium, hexavalent chromium, polybrominated

biphenyls and polybrominated biphenyl ethers.

Internet Data Sheet

Rev.1.80, 2006-11

07092007-3E44-UTNM

1 234 5 6 7...24

下载PDF

与HYB18M512160BF-6相关器件

型号	品牌	描述	获取价格	数据表
HYB18M512160BF-7.5	QIMONDA	DRAMs for Mobile Applications 512-Mbit DDR Mobile-RAM RoHS compliant	获取价格
HYB18M512160BFX	QIMONDA	DRAMs for Mobile Applications 512-Mbit DDR Mobile-RAM	获取价格
HYB18M512160BFX-7.5	QIMONDA	DRAMs for Mobile Applications 512-Mbit DDR Mobile-RAM	获取价格
HYB18RL25616AC	INFINEON	256 Mbit DDR Reduced Latency DRAM	获取价格
HYB18RL25616AC-3.3	ETC	?256M (16Mx16) 300MHz ?	获取价格
HYB18RL25616AC-4	ETC	?256M (16Mx16) 250MHz ?	获取价格

与HYB18M512160BF-6相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

17
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

16
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

14
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

11

产品中心

服务支持

精选活动

关于我们

帮助中心

HYB18M512160BF-6

HYB18M512160BF-6 技术参数

HYB18M512160BF-6 数据手册

与HYB18M512160BF-6相关器件

与HYB18M512160BF-6相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HYB18M512160BF-6

HYB18M512160BF-6 技术参数

HYB18M512160BF-6 数据手册

与HYB18M512160BF-6相关器件

与HYB18M512160BF-6相关文章

您还可以找

您在本页遇到什么问题？