5秒后页面跳转
HY57V281620AT-8 PDF预览

HY57V281620AT-8

更新时间: 2024-01-25 15:16:23
品牌 Logo 应用领域
海力士 - HYNIX 存储内存集成电路光电二极管动态存储器时钟
页数 文件大小 规格书
13页 97K
描述
4 Banks x 2M x 16bits Synchronous DRAM

HY57V281620AT-8 技术参数

是否Rohs认证: 不符合生命周期:Obsolete
零件包装代码:TSOP2包装说明:TSOP2, TSOP54,.46,32
针数:54Reach Compliance Code:unknown
ECCN代码:EAR99HTS代码:8542.32.00.02
风险等级:5.7Is Samacsys:N
访问模式:FOUR BANK PAGE BURST最长访问时间:6 ns
其他特性:AUTO/SELF REFRESH最大时钟频率 (fCLK):125 MHz
I/O 类型:COMMON交错的突发长度:1,2,4,8
JESD-30 代码:R-PDSO-G54长度:22.22 mm
内存密度:134217728 bit内存集成电路类型:SYNCHRONOUS DRAM
内存宽度:16功能数量:1
端口数量:1端子数量:54
字数:8388608 words字数代码:8000000
工作模式:SYNCHRONOUS最高工作温度:70 °C
最低工作温度:组织:8MX16
输出特性:3-STATE封装主体材料:PLASTIC/EPOXY
封装代码:TSOP2封装等效代码:TSOP54,.46,32
封装形状:RECTANGULAR封装形式:SMALL OUTLINE, THIN PROFILE
峰值回流温度(摄氏度):NOT SPECIFIED电源:3.3 V
认证状态:Not Qualified刷新周期:4096
座面最大高度:1.2 mm自我刷新:YES
连续突发长度:1,2,4,8,FP最大待机电流:0.002 A
子类别:DRAMs最大压摆率:0.2 mA
最大供电电压 (Vsup):3.6 V最小供电电压 (Vsup):3 V
标称供电电压 (Vsup):3.3 V表面贴装:YES
技术:CMOS温度等级:COMMERCIAL
端子形式:GULL WING端子节距:0.8 mm
端子位置:DUAL处于峰值回流温度下的最长时间:NOT SPECIFIED
宽度:10.16 mmBase Number Matches:1

HY57V281620AT-8 数据手册

 浏览型号HY57V281620AT-8的Datasheet PDF文件第4页浏览型号HY57V281620AT-8的Datasheet PDF文件第5页浏览型号HY57V281620AT-8的Datasheet PDF文件第6页浏览型号HY57V281620AT-8的Datasheet PDF文件第8页浏览型号HY57V281620AT-8的Datasheet PDF文件第9页浏览型号HY57V281620AT-8的Datasheet PDF文件第10页 
HY57V281620A  
AC CHARACTERISTICS I (AC operating conditions unless otherwise noted)  
-6  
-7  
-K  
-H  
-8  
-P  
-S  
Parameter  
Symbol  
Unit Note  
Min  
6
Max  
Min  
7
Max  
Min  
7.5  
7.5  
2.5  
2.5  
-
Max  
Min  
7.5  
10  
2.5  
2.5  
-
Max  
Min  
8
Max  
Min  
10  
10  
3
Max  
Min  
10  
12  
3
Max  
CAS Latency = 3 tCK3  
CAS Latency = 2 tCK2  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
System Clock  
Cycle Time  
1000  
1000  
1000  
1000  
1000  
1000  
1000  
10  
2.5  
2.5  
-
10  
10  
3
Clock High Pulse Width  
Clock Low Pulse Width  
tCHW  
tCLW  
-
2.5  
2.5  
-
-
-
-
-
-
-
-
-
-
1
1
-
-
-
-
3
3
3
CAS Latency = 3 tAC3  
CAS Latency = 2 tAC2  
tOH  
5.4  
5.4  
5.4  
5.4  
-
6
6
-
-
6
6
-
-
6
6
-
Access Time  
From Clock  
2
-
6
-
6
-
5.4  
-
6
-
-
-
-
Data-Out Hold Time  
2.7  
1.5  
0.8  
1.5  
0.8  
1.5  
0.8  
1.5  
0.8  
1
-
2.7  
1.5  
0.8  
1.5  
0.8  
1.5  
0.8  
1.5  
0.8  
1
-
2.7  
1.5  
0.8  
1.5  
0.8  
1.5  
0.8  
1.5  
0.8  
1
-
2.7  
1.5  
0.8  
1.5  
0.8  
1.5  
0.8  
1.5  
0.8  
1
3
3
3
Data-Input Setup Time  
Data-Input Hold Time  
Address Setup Time  
Address Hold Time  
tDS  
-
-
-
-
2
-
2
-
2
-
1
1
1
1
1
1
1
1
tDH  
-
-
-
-
1
-
1
-
1
-
tAS  
-
-
-
-
2
-
2
-
2
-
tAH  
-
-
-
-
1
-
1
-
1
-
CKE Setup Time  
tCKS  
tCKH  
tCS  
-
-
-
-
2
-
2
-
2
-
CKE Hold Time  
-
-
-
-
-
-
1
-
1
-
1
-
Command Setup Time  
Command Hold Time  
CLK to Data Output in Low-Z Time  
-
-
2
-
2
-
2
-
tCH  
-
-
-
-
1
-
1
-
1
-
tOLZ  
-
-
-
-
1
-
1
-
1
-
CAS Latency = 3 tOHZ3  
CAS Latency = 2 tOHZ2  
2.7  
2.7  
5.4  
5.4  
2.7  
2.7  
5.4  
5.4  
2.7  
2.7  
5.4  
5.4  
2.7  
3
5.4  
6
3
6
6
3
6
6
3
6
6
CLK to Data  
Output in High-Z  
Time  
3
3
3
Note :  
1.Assume tR / tF (input rise and fall time ) is 1ns  
If tR & tF > 1ns, then [(tR+tF)/2-1]ns should be added to the parameter  
2.Access times to be measured with input signals of 1v/ns edge rate, from 0.8v to 2.0v  
If tR > 1ns, then (tR/2-0.5)ns should be added to the parameter  
Rev. 1.3/Aug. 01  
8

与HY57V281620AT-8相关器件

型号 品牌 描述 获取价格 数据表
HY57V281620AT-H HYNIX 4 Banks x 2M x 16bits Synchronous DRAM

获取价格

HY57V281620AT-HI HYNIX 4 Banks x 2M x 16bits Synchronous DRAM

获取价格

HY57V281620AT-I ETC 8Mx16|3.3V|4K|K|SDR SDRAM - 128M

获取价格

HY57V281620AT-K HYNIX 4 Banks x 2M x 16bits Synchronous DRAM

获取价格

HY57V281620AT-KI HYNIX 4 Banks x 2M x 16bits Synchronous DRAM

获取价格

HY57V281620AT-P HYNIX 4 Banks x 2M x 16bits Synchronous DRAM

获取价格