HD74LS165AFPEL

更新时间： 2024-09-22 04:56:55

品牌	Logo	应用领域
瑞萨 - RENESAS		移位寄存器
页数	文件大小	规格书
8页	96K
描述
Parallel-Load 8-bit Shift Register

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HD74LS165AFPEL 技术参数

生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP,	针数：	16
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.5	计数方向：	RIGHT
系列：	LS	JESD-30 代码：	R-PDSO-G16
长度：	10.06 mm	逻辑集成电路类型：	PARALLEL IN SERIAL OUT
位数：	8	功能数量：	1
端子数量：	16	最高工作温度：	75 °C
最低工作温度：	-20 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
传播延迟（tpd）：	25 ns	认证状态：	Not Qualified
座面最大高度：	2.2 mm	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	TTL
温度等级：	COMMERCIAL EXTENDED	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
触发器类型：	POSITIVE EDGE	宽度：	5.5 mm
最小 fmax：	35 MHz	Base Number Matches：	1

HD74LS165AFPEL 数据手册

HD74LS165A

Parallel-Load 8-bit Shift Register

REJ03D0449–0300

Rev.3.00

Jul.15.2005

The LS165A are 8-bit serial shift registers that shift the data in the direction of Q_Atoward Q_Hwhen clocked. Parallel-in

access to each stage is made available by eight individual direct data inputs that are enabled by a low level at the shift /

load input. These registers also feature gated clock inputs and complementary outputs from the eighth bit. All inputs

are diode-clamped to minimize transmission-line effects, thereby simplifying system design.

Clocking is accomplished through a 2-input positive-NOR gate, permitting one input to be used as a clock-inhibit

function. Holding either of the clock inputs high inhibits clocking and holding either clock input low with the shift /

load input high enables the other clock input. The clock-inhibit input should be changed to the high level only while the

clock input is high. Parallel loading is inhibited as long as the shift / load input is high. Data at the parallel inputs are

loaded directly into the register on a high-to-low transition of the shift / load input independently of the levels of the

clock, clock inhibit, or serial inputs.

Features

•

Ordering Information

Package Code

(Previous Code)

Package

Abbreviation

Taping Abbreviation

(Quantity)

Part Name

Package Type

DILP-16 pin

PRDP0016AE-B

(DP-16FV)

HD74LS165AP

HD74LS165AFPEL

—

PRSP0016DH-B

(FP-16DAV)

SOP-16 pin (JEITA)

EL (2,000 pcs/reel)

Note: Please consult the sales office for the above package availability.

Pin Arrangement

Shift/

V_CC

Load

Shift/Load

Clock

Inhibit

Clock

Inhibit

Parallel

Inputs

Parallel

Inputs

Serial

Input

Serial

Input

Output Q

GND

Output Q

(Top view)

Rev.3.00, Jul.15.2005, page 1 of 7

12 3 4 5 6 7 8

中文翻译

下载PDF

与HD74LS165AFPEL相关器件

型号	品牌	获取价格	描述	数据表
HD74LS165AP	RENESAS	获取价格	Parallel-Load 8-bit Shift Register
HD74LS165AP-E	RENESAS	获取价格	LS SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, COMPLEMENTARY OUTPUT, PDIP16
HD74LS165ARP	HITACHI	获取价格	Parallel In Serial Out, LS Series, 8-Bit, Right Direction, Complementary Output, TTL, PDSO
HD74LS165ARP	RENESAS	获取价格	LS SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, COMPLEMENTARY OUTPUT, PDSO16
HD74LS166A	RENESAS	获取价格	8-bit Shift Register
HD74LS166A	HITACHI	获取价格	8-bit Shift Registers
HD74LS166AFP	RENESAS	获取价格	LS SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, TRUE OUTPUT, PDSO16, FP-16DA
HD74LS166AFP-E	RENESAS	获取价格	暂无描述
HD74LS166AFP-EL	HITACHI	获取价格	Parallel In Serial Out, LS Series, 8-Bit, Right Direction, True Output, TTL, PDSO16, FP-16
HD74LS166AFP-EL	RENESAS	获取价格	暂无描述

与HD74LS165AFPEL相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

66
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

62
SL74HC10N：高性能三输入与非门解析
2024-09-03

134
AIC1781A 电池充电控制器深度解析
2024-09-03

131

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74LS165AFPEL

HD74LS165AFPEL 技术参数

HD74LS165AFPEL 数据手册

与HD74LS165AFPEL相关器件

与HD74LS165AFPEL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74LS165AFPEL

HD74LS165AFPEL 技术参数

HD74LS165AFPEL 数据手册

与HD74LS165AFPEL相关器件

与HD74LS165AFPEL相关文章

您还可以找

您在本页遇到什么问题？