Datasheet > GM76C256CLLT-70

GM76C256CLLT-70

更新时间： 2024-02-26 19:52:42

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

GM76C256CLLT-70 技术参数

生命周期：	Obsolete	零件包装代码：	TSOP
包装说明：	LSSOP,	针数：	28
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.32.00.41	风险等级：	5.71
最长访问时间：	150 ns	其他特性：	ALSO OPERATES WITH 5V SUPPLY
JESD-30 代码：	R-PDSO-G28	长度：	11.8 mm
内存密度：	262144 bit	内存集成电路类型：	STANDARD SRAM
内存宽度：	8	功能数量：	1
端子数量：	28	字数：	32768 words
字数代码：	32000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	32KX8	封装主体材料：	PLASTIC/EPOXY
封装代码：	LSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, LOW PROFILE, SHRINK PITCH	并行/串行：	PARALLEL
认证状态：	Not Qualified	座面最大高度：	1.22 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	2.7 V
标称供电电压 (Vsup)：	3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	0.55 mm
端子位置：	DUAL	宽度：	8 mm
Base Number Matches：	1

LG Semicon

GM76C256CL/LL

Write Cycle 1 (/WE Controlled) (Note 1, 2)

ADD

/CS

/WE

DIN

VALID DATA

WHZ

High-Z

DOUT

Notes:

1. The internal write time of the memory is defined by the overlap of /CS low and /WE low. Both signals

must be low to initiate a write and either signal can terminate a write by going high. The data input

set-up and hold timing should be referenced to the rising edge of the signal that terminates the write.

2. Data I/O is high impedance if /OE = VIH

1...3 4 567 8 9 10

下载PDF

型号	品牌	描述	获取价格	数据表
GM76C256CLLT-70/E	HYNIX	Standard SRAM, 32KX8, 70ns, CMOS, PDSO28, TSOP1-28	获取价格
GM76C256CLLT-85	ETC	x8 SRAM	获取价格
GM76C256CLLT-85E	HYNIX	Standard SRAM, 32KX8, 85ns, CMOS, PDSO28	获取价格
GM76C256CLLT-W55	HYNIX	Standard SRAM, 32KX8, 120ns, CMOS, PDSO28	获取价格
GM76C256CLLT-W70	HYNIX	Standard SRAM, 32KX8, 150ns, CMOS, PDSO28	获取价格
GM76C256CLLW-55	ETC	x8 SRAM	获取价格