5秒后页面跳转
GM76C256CLLT-70 PDF预览

GM76C256CLLT-70

更新时间: 2024-02-19 19:27:52
品牌 Logo 应用领域
其他 - ETC 静态存储器
页数 文件大小 规格书
10页 81K
描述
x8 SRAM

GM76C256CLLT-70 技术参数

生命周期:Obsolete零件包装代码:TSOP
包装说明:LSSOP,针数:28
Reach Compliance Code:unknownECCN代码:EAR99
HTS代码:8542.32.00.41风险等级:5.71
最长访问时间:150 ns其他特性:ALSO OPERATES WITH 5V SUPPLY
JESD-30 代码:R-PDSO-G28长度:11.8 mm
内存密度:262144 bit内存集成电路类型:STANDARD SRAM
内存宽度:8功能数量:1
端子数量:28字数:32768 words
字数代码:32000工作模式:ASYNCHRONOUS
最高工作温度:70 °C最低工作温度:
组织:32KX8封装主体材料:PLASTIC/EPOXY
封装代码:LSSOP封装形状:RECTANGULAR
封装形式:SMALL OUTLINE, LOW PROFILE, SHRINK PITCH并行/串行:PARALLEL
认证状态:Not Qualified座面最大高度:1.22 mm
最大供电电压 (Vsup):5.5 V最小供电电压 (Vsup):2.7 V
标称供电电压 (Vsup):3 V表面贴装:YES
技术:CMOS温度等级:COMMERCIAL
端子形式:GULL WING端子节距:0.55 mm
端子位置:DUAL宽度:8 mm
Base Number Matches:1

GM76C256CLLT-70 数据手册

 浏览型号GM76C256CLLT-70的Datasheet PDF文件第1页浏览型号GM76C256CLLT-70的Datasheet PDF文件第2页浏览型号GM76C256CLLT-70的Datasheet PDF文件第3页浏览型号GM76C256CLLT-70的Datasheet PDF文件第5页浏览型号GM76C256CLLT-70的Datasheet PDF文件第6页浏览型号GM76C256CLLT-70的Datasheet PDF文件第7页 
LG Semicon  
GM76C256CL/LL  
AC Operating Characteristics (VCC=5.0V + 0.5V , TA = -25 ~ 85C)  
Read Cycle  
GM76C256C-55  
GM76C256C-70  
Condi-  
tions  
Unit  
Symbol  
Parameter  
Min  
55  
-
Max  
-
Min  
70  
-
Max  
-
t
t
t
t
t
t
t
t
t
RC  
Read Cycle Time  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
AA  
Address Access Time  
55  
55  
25  
-
70  
70  
30  
-
ACS  
OE  
Chip Select Access Time  
*1  
*2  
-
-
Output Enable Access Time  
Output Hold Time  
-
-
OH  
10  
10  
5
10  
10  
5
CLZ  
OLZ  
CHZ  
OHZ  
Chip Selection to Output in Low-Z  
Output Disable to Output in Low-Z  
Chip Deselection to Output in High-Z  
Output Disable to Output in High-Z  
-
-
-
-
0
20  
20  
0
25  
25  
0
0
Write Cycle  
GM76C256C-55  
GM76C256C-70  
Condi-  
tions  
Unit  
Symbol  
Parameter  
Min  
55  
45  
45  
0
Max  
Min  
70  
60  
60  
0
Max  
t
t
t
t
t
t
t
t
t
t
WC  
CW  
AW  
AS  
Write Cycle Time  
-
-
-
-
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
Chip Select to End of Write  
Address Set-up Time to End of Write  
Address Set-up Time  
-
-
-
-
*1  
*2  
WP  
WR  
DW  
DH  
Write Pulse Width  
40  
0
-
50  
0
-
Write Recovery Time  
-
-
Data to Write Time Overlap  
Data Hold Time  
25  
0
-
30  
0
-
-
-
WHZ  
OW  
Write to Output in High-Z  
Output Active from End of Write  
0
20  
-
0
25  
-
5
5
*1 Test Conditions.  
*2 Test Conditions.  
1. Input pulse level : 0.6V to 2.4V  
2. tr = tf = 5ns  
1. Input pulse level : 0.6V to 2.4V  
2. tr = tf = 5ns  
3. Input/output timing reference level : 1.5V  
4. Output load CL = 100pF + 1TTL Load  
3. Input timing reference level : 1.5V  
4. Output timing reference level :  
+/-200mV (the level displacement from  
stable output voltage level)  
5. Output load CL = 5pF + 1TTL Load  
36  

与GM76C256CLLT-70相关器件

型号 品牌 描述 获取价格 数据表
GM76C256CLLT-70/E HYNIX Standard SRAM, 32KX8, 70ns, CMOS, PDSO28, TSOP1-28

获取价格

GM76C256CLLT-85 ETC x8 SRAM

获取价格

GM76C256CLLT-85E HYNIX Standard SRAM, 32KX8, 85ns, CMOS, PDSO28

获取价格

GM76C256CLLT-W55 HYNIX Standard SRAM, 32KX8, 120ns, CMOS, PDSO28

获取价格

GM76C256CLLT-W70 HYNIX Standard SRAM, 32KX8, 150ns, CMOS, PDSO28

获取价格

GM76C256CLLW-55 ETC x8 SRAM

获取价格