FDMF6707V

更新时间： 2024-02-07 07:15:44

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		服务器主板节能技术
页数	文件大小	规格书
17页	762K
描述
Extra-Small, High-Performance, High-Frequency DrMOS Module

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

FDMF6707V 技术参数

是否无铅：	不含铅	生命周期：	Active
包装说明：	QFN-40	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
Factory Lead Time：	20 weeks	风险等级：	1.42
Is Samacsys：	N	高边驱动器：	YES
接口集成电路类型：	HALF BRIDGE BASED MOSFET DRIVER	JESD-30 代码：	S-PQCC-N40
JESD-609代码：	e3	长度：	6 mm
湿度敏感等级：	1	功能数量：	1
端子数量：	40	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	HQCCN	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG	峰值回流温度（摄氏度）：	NOT SPECIFIED
座面最大高度：	1.1 mm	最大供电电压：	15 V
最小供电电压：	3 V	标称供电电压：	12 V
电源电压1-最大：	5.5 V	电源电压1-分钟：	4.5 V
电源电压1-Nom：	5 V	表面贴装：	YES
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	6 mm	Base Number Matches：	1

FDMF6707V 数据手册

Adaptive Gate Drive Circuit

The driver IC design ensures minimum MOSFET dead

time while eliminating potential shoot-through (cross-

conduction) currents. It senses the state of the

MOSFETs and adjusts the gate drive adaptively to

prevent simultaneous conduction. Figure 25 provides

the relevant timing waveforms. To prevent overlap

during the LOW-to-HIGH switching transition (Q2 off to

Q1 on), the adaptive circuitry monitors the voltage at the

GL pin. When the PWM signal goes HIGH, Q2 begins to

turn off after a propagation delay (t_{PD_PHGLL}). Once the

GL pin is discharged below ~1V, Q1 begins to turn on

To prevent overlap during the HIGH-to-LOW transition

(Q1 off to Q2 on), the adaptive circuitry monitors the

voltage at the VSWH pin. When the PWM signal goes

LOW, Q1 begins to turn off after a propagation delay

(t_{PD_PLGHL}). Once the VSWH pin falls below ~2.2V, Q2

begins to turn on after adaptive delay t_{D_DEADOFF}

Additionally, V_GS(Q1)is monitored. When V_GS(Q1)is

discharged below ~1.2V, a secondary adaptive delay is

initiated that results in Q2 being driven on after

t_{D_TIMEOUT}, regardless of VSWH state. This function is

implemented to ensure C_BOOTis recharged each

switching cycle in the event that the VSWH voltage does

not fall below the 2.2V adaptive threshold. Secondary

after adaptive delay t_{D_DEADON}

delay t_{D_TIMEOUT}is longer than t_{D_DEADOFF}

V_{IH_PWM}

V_IH

V_{TRI_HI}

PWM

V_{TRI_HI}

V_{TRI_LO}

V_{IL_PWM}

IL_PWM

t_{R_GH}

t_{F_GH}

PWM

less than

t_{D_HOLD}

90%

10%

t_{D_HOLD ‐}

OFF

‐

VSWH

V_IN

DCM

CCM

DCM

V_OUT

2.2V

VSWH

90%

10%

1.0V

10%

t_{PD_PLGHL}

t_{PD_PHGLL}

t_{D_DEADON}

less than

t_{F_GL}

t_{R_GL}

t_{PD_TSGHH}

t_{D_HOLD}

t_{PD_TSGHH}t_{D_HOLD ‐OFF}

^‐^OFFt_{PD_TSGLH}

t_{D_HOLD}

OFF

‐

t_{D_DEADOFF}

Exit

3 State

Enter

3‐State

Enter

3 ‐State

Exit

3‐State

Exit

3‐State

3 ‐State

Notes:

_{PD_xxx}= propagation delay from external signal (PWM, SMOD#, etc.) to IC generated signal.

t_{D_xxx}= delay from IC generated signal to IC generated signal. Example (t_{D_DEADON}– LS V_GS(GL) LOW to HS V_GS(GH) HIGH)

Example (t_{PD_PHGLL}– PWM going HIGH to LS V_GS(GL) going LOW)

PWM

Exiting 3‐state

t_{PD_PHGLL}= PWM rise to LS V_GSfall, V_{IH_PWM}to 90% LS V_GS

t_{PD_TSGHH}= PWM 3‐state to HIGH to HS V_GSrise, V_{IH_PWM}to 10% HS V_GS

t_{PD_TSGLH}= PWM 3‐state to LOW to LS V_GSrise, V_{IL_PWM}to 10% LS V_GS

_{PD_PLGHL}= PWM fall to HS V_GSfall, V_{IL_PWM}to 90% HS V_GS

t_{PD_PHGHH}= PWM rise to HS V_GSrise, V_{IH_PWM}to 10% HS V_GS(SMOD# held LOW)

SMOD#

Dead Times

_{PD_SLGLL}= SMOD# fall to LS V_GSfall, V_{IL_SMOD}to 90% LS V_GS

t_{D_DEADON}= LS V_GSfall to HS V_GSrise, LS‐comp trip value (~1.0V GL) to 10% HS V_GS

t_{PD_SHGLH}= SMOD# rise to LS V_GSrise, V_{IH_SMOD}to 10% LS V_GS

t_{D_DEADOFF}= VSWH fall to LS V_GSrise, SW‐comp trip value (~2.2V VSWH) to 10% LS V_GS

Figure 25. PWM and 3-StateTiming Diagram

FDMF6707V • Rev. 1.0.3

www.fairchildsemi.com

1...9 10 111213 14 15...17

中文翻译

下载PDF

与FDMF6707V相关器件

型号	品牌	描述	获取价格	数据表
FDMF6708N	FAIRCHILD	New Products, Tips and Tools for Power and Mobile Applications	获取价格
FDMF6730	FAIRCHILD	Driver plus FET Multi-chip Module	获取价格
FDMF6820A	FAIRCHILD	New Products, Tips and Tools for Power and Mobile Applications	获取价格
FDMF6820A	ONSEMI	超小型、高性能、高频率 DrMOS 模块	获取价格
FDMF6820B	FAIRCHILD	New Products, Tips and Tools for Power and Mobile Applications	获取价格
FDMF6820B	ONSEMI	超小型、高性能、高频DrMOS模块	获取价格

与FDMF6707V相关文章

深入解析CS8416引脚说明、参数、技术特点
2024-06-03

1
TPA3116D2功放芯片参数详解、引脚说明
2024-06-03

5
移位寄存器74HC165引脚说明、驱动程序示例解读
2024-06-03

5
深入解析AD9833：DDS频率合成器的卓越性能与广泛应用
2024-06-03

3

产品中心

服务支持

精选活动

关于我们

帮助中心

FDMF6707V

FDMF6707V 技术参数

FDMF6707V 数据手册

与FDMF6707V相关器件

与FDMF6707V相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

FDMF6707V

FDMF6707V 技术参数

FDMF6707V 数据手册

与FDMF6707V相关器件

与FDMF6707V相关文章

您还可以找

您在本页遇到什么问题？