5秒后页面跳转
EBE11UD8AJUA-8E-E PDF预览

EBE11UD8AJUA-8E-E

更新时间: 2024-02-16 18:39:38
品牌 Logo 应用领域
尔必达 - ELPIDA 时钟动态存储器双倍数据速率内存集成电路
页数 文件大小 规格书
28页 259K
描述
DDR DRAM Module, 128MX64, 0.4ns, CMOS, ROHS COMPLIANT, SODIMM-200

EBE11UD8AJUA-8E-E 技术参数

是否Rohs认证: 符合生命周期:Obsolete
零件包装代码:SODIMM包装说明:DIMM, DIMM200,24
针数:200Reach Compliance Code:unknown
ECCN代码:EAR99HTS代码:8542.32.00.36
风险等级:5.84访问模式:DUAL BANK PAGE BURST
最长访问时间:0.4 ns其他特性:AUTO/SELF REFRESH
最大时钟频率 (fCLK):400 MHzI/O 类型:COMMON
JESD-30 代码:R-XZMA-N200JESD-609代码:e4
内存密度:8589934592 bit内存集成电路类型:DDR DRAM MODULE
内存宽度:64功能数量:1
端口数量:1端子数量:200
字数:134217728 words字数代码:128000000
工作模式:SYNCHRONOUS最高工作温度:85 °C
最低工作温度:组织:128MX64
输出特性:3-STATE封装主体材料:UNSPECIFIED
封装代码:DIMM封装等效代码:DIMM200,24
封装形状:RECTANGULAR封装形式:MICROELECTRONIC ASSEMBLY
峰值回流温度(摄氏度):NOT SPECIFIED电源:1.8 V
认证状态:Not Qualified刷新周期:8192
自我刷新:YES最大待机电流:0.16 A
子类别:DRAMs最大压摆率:1.6 mA
最大供电电压 (Vsup):1.9 V最小供电电压 (Vsup):1.7 V
标称供电电压 (Vsup):1.8 V表面贴装:NO
技术:CMOS温度等级:OTHER
端子形式:NO LEAD端子节距:0.6 mm
端子位置:ZIG-ZAG处于峰值回流温度下的最长时间:NOT SPECIFIED
Base Number Matches:1

EBE11UD8AJUA-8E-E 数据手册

 浏览型号EBE11UD8AJUA-8E-E的Datasheet PDF文件第3页浏览型号EBE11UD8AJUA-8E-E的Datasheet PDF文件第4页浏览型号EBE11UD8AJUA-8E-E的Datasheet PDF文件第5页浏览型号EBE11UD8AJUA-8E-E的Datasheet PDF文件第7页浏览型号EBE11UD8AJUA-8E-E的Datasheet PDF文件第8页浏览型号EBE11UD8AJUA-8E-E的Datasheet PDF文件第9页 
EBE11UD8AJUA  
Hex  
Byte No. Function described  
Maximum data access time (tAC) from  
clock at CL = X 2  
Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 value  
Comments  
0.6ns*1  
26  
0
1
1
0
0
0
0
0
60H  
-8E, -6E (CL = 3)  
-8G (CL = 4)  
0
0
0
0
1
0
0
0
0
1
1
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
0
0
0
50H  
32H  
3CH  
1EH  
0.5ns*1  
12.5ns  
15ns  
Minimum row precharge time (tRP)  
-8E  
27  
-8G, -6E  
Minimum row active to row active  
delay (tRRD)  
28  
29  
7.5ns  
Minimum /RAS to /CAS delay (tRCD)  
-8E  
0
0
0
1
0
0
0
0
1
1
1
0
1
1
0
0
0
1
1
0
0
1
1
0
1
0
0
0
0
0
1
0
32H  
3CH  
2DH  
80H  
12.5ns  
15ns  
-8G, -6E  
Minimum active to precharge time  
(tRAS)  
30  
31  
45ns  
Module rank density  
512M bytes  
Address and command setup time  
before clock (tIS)  
-8E, -8G  
32  
0
0
0
0
0
0
0
0
0
0
0
1
1
1
0
1
0
0
0
0
0
0
0
0
0
1
0
1
1
1
1
0
0
1
0
1
0
1
1
1
17H  
20H  
25H  
27H  
05H  
0.17ns*1  
0.20ns*1  
0.25ns*1  
0.27ns*1  
0.05ns*1  
-6E  
Address and command hold time after  
clock (tIH)  
-8E, -8G  
33  
-6E  
Data input setup time before clock  
(tDS)  
-8E, -8G  
34  
35  
-6E  
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
0
10H  
12H  
0.10ns*1  
0.12ns*1  
Data input hold time after clock (tDH)  
-8E, -8G  
-6E  
0
0
0
0
0
1
1
1
0
1
1
1
1
0
1
0
17H  
3CH  
0.17ns*1  
15ns*1  
36  
37  
Write recovery time (tWR)  
Internal write to read command delay  
(tWTR)  
0
0
0
0
1
1
1
1
0
1EH  
7.5ns*1  
Internal read to precharge command  
delay (tRTP)  
38  
39  
40  
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
1
1
0
0
1
1
1
0
0
0
0
1
0
0
1
0
1
1
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
0
1EH  
00H  
30H  
00H  
39H  
3CH  
69H  
80H  
14H  
18H  
1EH  
7.5ns*1  
TBD  
Memory analysis probe characteristics 0  
Extension of Byte 41 and 42  
-8E  
0
-8G, -6E  
0
0
0
0
1
0
0
0
Undefined  
57.5ns*1  
60ns*1  
Active command period (tRC)  
-8E  
41  
-8G, -6E  
Auto refresh to active/  
Auto refresh command cycle (tRFC)  
42  
43  
44  
105ns*1  
8ns*1  
SDRAM tCK cycle max. (tCK max.)  
Dout to DQS skew  
-8E, -8G  
0.20ns*1  
0.24ns*1  
0.30ns*1  
-6E  
Data hold skew (tQHS)  
-8E, -8G  
45  
46  
-6E  
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
22H  
00H  
0.34ns*1  
PLL relock time  
Undefined  
Data Sheet E1083E20 (Ver. 2.0)  
6

与EBE11UD8AJUA-8E-E相关器件

型号 品牌 描述 获取价格 数据表
EBE11UD8AJUA-8G-E ELPIDA DDR DRAM Module, 128MX64, 0.4ns, CMOS, ROHS COMPLIANT, SODIMM-200

获取价格

EBE11UD8AJWA ELPIDA 1GB Unbuffered DDR2 SDRAM DIMM

获取价格

EBE11UD8AJWA-6E-E ELPIDA 1GB Unbuffered DDR2 SDRAM DIMM

获取价格

EBE11UD8AJWA-8E-E ELPIDA 1GB Unbuffered DDR2 SDRAM DIMM

获取价格

EBE11UD8AJWA-8G-E ELPIDA 1GB Unbuffered DDR2 SDRAM DIMM

获取价格

EBE11UE6ACSA ELPIDA 1GB DDR2 SDRAM SO-DIMM

获取价格