5秒后页面跳转
捷配首页

Datasheet > 电信电路 > 编解码器> DS2167Q
DS2167Q PDF预览

DS2167Q

更新时间： 2024-01-11 07:47:54
品牌 Logo 应用领域
达拉斯 - DALLAS PC
页数 文件大小 规格书
15页 88K
描述
ADPCM Processor

阅读下载

获取价格

DS2167Q 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
Reach Compliance Code：unknown风险等级：5.92
压伸定律：A/MU-LAW滤波器：NO
JESD-30 代码：S-PQCC-J28JESD-609代码：e0
功能数量：2端子数量：28
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：QCCJ封装等效代码：LDCC28,.5SQ
封装形状：SQUARE封装形式：CHIP CARRIER
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
认证状态：Not Qualified子类别：Codecs
标称供电电压：5 V表面贴装：YES
技术：CMOS电信集成电路类型：ADPCM CODEC
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
Base Number Matches：1

DS2167Q 数据手册

 浏览型号DS2167Q的Datasheet PDF文件第1页浏览型号DS2167Q的Datasheet PDF文件第2页浏览型号DS2167Q的Datasheet PDF文件第4页浏览型号DS2167Q的Datasheet PDF文件第5页浏览型号DS2167Q的Datasheet PDF文件第6页浏览型号DS2167Q的Datasheet PDF文件第7页 
DS2167/DS2168  
PIN DESCRIPTION Table 1  
PIN SYMBOL TYPE  
DESCRIPTION  
1
RST  
I
Reset. A high-low-high transition clears all internal registers and reset both algo-  
rithms. The device should be reset on system power-up, and/or when changing  
to/from hardware mode.  
2
3
TM0  
TM1  
I
I
Test Modes 0 and 1. Tie to V for normal operation  
SS  
4
5
6
7
8
9
A0  
A1  
A2  
A3  
A4  
A5  
Address Select. A0=LSB; A5=MSB. Must match address/command word to en-  
able serial port write.  
10  
SPS  
I
I
Serial Port Select. Tie to V to select the serial port, to V to select the hard-  
DD SS  
ware mode.  
11  
MCLK  
Master Clock. 10 MHz clock for ADPCM processing “engine”; may asynchronous  
to SCLK, CLKX and CLKY.  
12  
13  
14  
VSS  
XIN  
–
I
Signal Ground. 0.0 volts  
X Data In. Samples on falling edge of CLKX during selected timeslots.  
CLKX  
I
X Data Clock. Data clock for X side PCM interface; must be coherent and rising  
edge aligned with FSX.  
15  
16  
17  
18  
FSX  
XOUT  
SCLK  
SDI  
I
O
I
X Frame Sync. 8 KHz frame sync for X side PCM interface.  
X Data Out. Updated on rising edge of CLKX during selected timeslots.  
Serial Data Clock. Used to write serial port registers.  
I
Serial Data In. Data for onboard control registers. Sampled on rising edge of  
SCLK.  
19  
20  
21  
22  
CS  
I
O
I
Chip Select. Must be low to write the serial port.  
YOUT  
FSY  
Y Data Out. Updated on rising edge of CLKY during selected timeslots.  
Y Frame Sync. 8 KHz frame sync for Y side PCM interface.  
CLKY  
I
Y Data Clock. Data clock for Y side PCM interface; must be coherent and rising  
edge aligned with FSY.  
23  
24  
YIN  
I
Y Data In. Samples on falling edge of CLKY during selected timeslots.  
Positive Supply. 5.0 volts.  
VDD  
–
should also be asserted when changing to/from the  
HARDWARE RESET  
RST allows the user to reset both channel algorithms  
and register contents. This input must be held low for at  
least 1 ms on system power-up after master clock is  
stable to assure proper initialization of the device. RST  
hardware mode. RST clears all bits of the control regis-  
ter except IPD; IPD is set for both channels, powering  
down the device.  
022698 3/15  
1234567...15

下载PDF

与DS2167Q相关器件

型号 品牌 描述 获取价格 数据表
DS2167QN DALLAS ADPCM Codec, A/MU-Law, 2-Func, CMOS, PQCC28,

获取价格
DS2168 DALLAS ADPCM Processor

获取价格
DS2168N DALLAS ADPCM Codec, A/MU-Law, 2-Func, CMOS, PDIP24,

获取价格
DS2168Q DALLAS ADPCM Processor

获取价格
DS2168QN DALLAS 暂无描述

获取价格
DS217 ETC Analog IC

获取价格

与DS2167Q相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证