5秒后页面跳转
捷配首页

Datasheet > 驱动程序和接口 > 线路驱动器或接收器> DS08MB200TSQ
DS08MB200TSQ PDF预览

DS08MB200TSQ

更新时间： 2024-02-11 12:25:20
品牌 Logo 应用领域
美国国家半导体 - NSC 线路驱动器或接收器驱动程序和接口复用器接口集成电路PC
页数 文件大小 规格书
10页 280K
描述
Dual 800 Mbps 2:1/1:2 LVDS Mux/Buffer

阅读下载

中文翻译

获取价格

DS08MB200TSQ 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：QFN
包装说明：HVQCCN, LCC48,.27SQ,20针数：48
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：6 weeks
风险等级：1.25差分输出：YES
驱动器位数：2高电平输入电流最大值：0.00001 A
输入特性：DIFFERENTIAL SCHMITT TRIGGER接口集成电路类型：LINE TRANSCEIVER
接口标准：GENERAL PURPOSEJESD-30 代码：S-XQCC-N48
JESD-609代码：e3长度：7 mm
湿度敏感等级：3功能数量：2
端子数量：48最高工作温度：85 °C
最低工作温度：-40 °C输出极性：TRUE
封装主体材料：UNSPECIFIED封装代码：HVQCCN
封装等效代码：LCC48,.27SQ,20封装形状：SQUARE
封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE峰值回流温度（摄氏度）：260
电源：3.3 V认证状态：Not Qualified
最大接收延迟：2.5 ns接收器位数：2
座面最大高度：0.8 mm子类别：Other Interface ICs
最大压摆率：275 mA最大供电电压：3.6 V
最小供电电压：3 V标称供电电压：3.3 V
电源电压1-最大：3.6 V电源电压1-分钟：3 V
电源电压1-Nom：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Matte Tin (Sn)端子形式：NO LEAD
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED最大传输延迟：2.5 ns
宽度：7 mm

DS08MB200TSQ 数据手册

 浏览型号DS08MB200TSQ的Datasheet PDF文件第1页浏览型号DS08MB200TSQ的Datasheet PDF文件第3页浏览型号DS08MB200TSQ的Datasheet PDF文件第4页浏览型号DS08MB200TSQ的Datasheet PDF文件第5页浏览型号DS08MB200TSQ的Datasheet PDF文件第6页浏览型号DS08MB200TSQ的Datasheet PDF文件第7页 
Pin Descriptions  
Pin  
Name  
LLP Pin  
Number  
I/O, Type  
Description  
SWITCH SIDE DIFFERENTIAL INPUTS  
SIA_0+  
SIA_0−  
30  
29  
I, LVDS Switch A-side Channel 0 inverting and non-inverting differential inputs. LVDS, Bus LVDS, CML,  
or LVPECL compatible.  
SIA_1+  
SIA_1−  
19  
20  
I, LVDS Switch A-side Channel 1 inverting and non-inverting differential inputs. LVDS, Bus LVDS, CML,  
or LVPECL compatible.  
SIB_0+  
SIB_0−  
28  
27  
I, LVDS Switch B-side Channel 0 inverting and non-inverting differential inputs. LVDS, Bus LVDS, CML,  
or LVPECL compatible.  
SIB_1+  
SIB_1−  
21  
22  
I, LVDS Switch B-side Channel 1 inverting and non-inverting differential inputs. LVDS, Bus LVDS, CML,  
or LVPECL compatible.  
LINE SIDE DIFFERENTIAL INPUTS  
LI_0+  
LI_0−  
40  
39  
I, LVDS Line-side Channel 0 inverting and non-inverting differential inputs. LVDS, Bus LVDS, CML, or  
LVPECL compatible.  
LI_1+  
LI_1−  
9
10  
I, LVDS Line-side Channel 1 inverting and non-inverting differential inputs. LVDS, Bus LVDS, CML, or  
LVPECL compatible.  
SWITCH SIDE DIFFERENTIAL OUTPUTS  
SOA_0+  
SOA_0−  
34  
33  
O, LVDS Switch A-side Channel 0 inverting and non-inverting differential outputs. LVDS compatible (Notes  
1, 3).  
SOA_1+  
SOA_1−  
15  
16  
O, LVDS Switch A-side Channel 1 inverting and non-inverting differential outputs. LVDS compatible (Notes  
1, 3).  
SOB_0+  
SOB_0−  
32  
31  
O, LVDS Switch B-side Channel 0 inverting and non-inverting differential outputs. LVDS compatible (Notes  
1, 3).  
SOB_1+  
SOB_1−  
17  
18  
O, LVDS Switch B-side Channel 1 inverting and non-inverting differential outputs. LVDS compatible (Notes  
1, 3).  
LINE SIDE DIFFERENTIAL OUTPUTS  
LO_0+  
LO_0−  
42  
41  
O, LVDS Line-side Channel 0 inverting and non-inverting differential outputs. LVDS compatible (Notes 1,  
3).  
LO_1+  
LO_1−  
7
8
O, LVDS Line-side Channel 1 inverting and non-inverting differential outputs. LVDS compatible (Notes 1,  
3).  
DIGITAL CONTROL INTERFACE  
MUX_S0  
MUX_S1  
38  
11  
I, LVTTL Mux Select Control Inputs (per channel) to select which Switch-side input, A or B, is passed  
through to the Line-side.  
ENA_0  
ENA_1  
ENB_0  
ENB_1  
36  
13  
35  
14  
I, LVTTL Output Enable Control for Switch A-side and B-side outputs. Each output driver on the A-side and  
B-side has a separate enable pin.  
ENL_0  
ENL_1  
45  
4
I, LVTTL Output Enable Control for The Line-side outputs. Each output driver on the Line-side has a  
separate enable pin.  
POWER  
VDD  
6, 12, 37,  
43, 48  
I, Power VDD = 3.3V ±0.3V.  
GND  
N/C  
2, 3, 46, 47 I, Power Ground reference for LVDS and CMOS circuitry.  
(Note 2)  
For the LLP package, the DAP is used as the primary GND connection to the device. The DAP  
is the exposed metal contact at the bottom of the LLP-48 package. It should be connected to the  
ground plane with at least 4 vias for optimal AC and thermal performance.  
1, 5, 23,  
24, 25, 26,  
44  
No Connect  
Note 1: For interfacing LVDS outputs to CML or LVPECL compatible inputs, refer to the applications section of this datasheet.  
Note 2: Note that the DAP on the backside of the LLP package is the primary GND connection for the device when using the LLP package.  
Note 3: The LVDS outputs do not support a multidrop (BLVDS) environment. The LVDS output characteristics of the DS08MB200 device have been optimized  
for point-to-point backplane and cable applications.  
www.national.com  
2
1234567...10

中文翻译

下载PDF

与DS08MB200TSQ相关器件

型号 品牌 描述 获取价格 数据表
DS08MB200TSQ/NOPB TI 双路 800Mbps 2:1/1:2 LVDS 多路复用器/缓冲器 | RHS | 48

获取价格
DS08MB200TSQX NSC Dual 800 Mbps 1:2/2:1 LVDS Mux/Buffer

获取价格
DS08MB200TSQX/NOPB TI 双路 800Mbps 2:1/1:2 LVDS 多路复用器/缓冲器 | RHS | 48

获取价格
DS09 LUMILEDS SnapLED 70

获取价格
DS0918 DAICO GaAs SP16T

获取价格
DS0919 DAICO GaAs PIN Diode SP2T

获取价格

与DS08MB200TSQ相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证