5秒后页面跳转
DP83850CVF PDF预览

DP83850CVF

更新时间: 2024-02-01 02:54:06
品牌 Logo 应用领域
美国国家半导体 - NSC 外围集成电路数据传输控制器局域网时钟
页数 文件大小 规格书
37页 293K
描述
100 Mb/s TX/T4 Repeater Interface Controller (100RIC⑩)

DP83850CVF 技术参数

生命周期:Obsolete包装说明:BQFP,
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.84JESD-30 代码:S-PQFP-G132
长度:24.13 mm功能数量:1
端子数量:132封装主体材料:PLASTIC/EPOXY
封装代码:BQFP封装形状:SQUARE
封装形式:FLATPACK, BUMPER认证状态:Not Qualified
座面最大高度:4.45 mm表面贴装:YES
电信集成电路类型:TELECOM CIRCUIT端子形式:GULL WING
端子节距:0.64 mm端子位置:QUAD
宽度:24.13 mmBase Number Matches:1

DP83850CVF 数据手册

 浏览型号DP83850CVF的Datasheet PDF文件第30页浏览型号DP83850CVF的Datasheet PDF文件第31页浏览型号DP83850CVF的Datasheet PDF文件第32页浏览型号DP83850CVF的Datasheet PDF文件第34页浏览型号DP83850CVF的Datasheet PDF文件第35页浏览型号DP83850CVF的Datasheet PDF文件第36页 
6.0 A.C. and D.C. Specifications (Continued)  
6.2.7 Serial Register Write Timing  
Description  
Min  
Max  
Units  
ns  
T28  
T29  
RDC period  
400  
RDC high time12  
40  
40  
ns  
RDC low time12  
T30  
ns  
T31  
T32  
T33  
T34  
RDC to BRDC delay  
RDIO setup to RDC high  
RDIO hold from RDC high  
25  
25  
ns  
ns  
ns  
ns  
10  
10  
RDIO to GRDIO delay13  
/SDV setup to RDC high  
/SDV hold from RDC high  
T35  
T36  
10  
10  
ns  
ns  
Note 12:Although the high or low time may be as small as 40ns, the RDC cycle time is limited to 2.5 MHz.  
Note 13:Serial data will be gated from RDIO to GRDIO during write operation when the “phy_access” bit in the CONFIG  
register is set.  
33  
www.national.com  

与DP83850CVF相关器件

型号 品牌 描述 获取价格 数据表
DP83850VF TI IC,LAN HUB CONTROLLER,QFP,132PIN

获取价格

DP83850-X TI SPECIALTY TELECOM CIRCUIT, PQFP132, PLASTIC, QFP-132

获取价格

DP83856 TI SPECIALTY TELECOM CIRCUIT, PQFP132, PLASTIC, QFP-132

获取价格

DP83856B TI DP83856B 100Mb/s Repeater Information Base

获取价格

DP83856VF TI IC,REPEATER MANAGEMENT,QFP,132PIN,PLASTIC

获取价格

DP83856-X TI SPECIALTY TELECOM CIRCUIT, PQFP132, PLASTIC, QFP-132

获取价格