DAC61401, DAC81401
ZHCSU04 –NOVEMBER 2023
www.ti.com.cn
5.5 电气特性(续)
所有最小值和最大值的条件为TA = –40°C 至+125°C;除非另有说明,否则所有典型值的条件为TA = 25°C、AVDD = 4.5V 至
41.5V、AVSS =–21.5V 至0V、VDD = 5.0V、VREFIO = 2.5V(外部基准)、IOVDD = 1.7V、VSENSEN = 0V、DAC 输出为空
载、CCOMP 未连接,且数字输入处于IOVDD 或GND
参数
测试条件
最小值 典型值 最大值
单位
数字输入与输出
0.7 ×
IOVDD
VIH
V
V
SDIN,高电平输入电压
SDIN,低电平输入电压
0.3 ×
IOVDD
VIL
±2
2
µA
pF
输入电流
输入引脚电容
IOVDD
–0.2
VOH
VOL
V
SDO,高电平输出电压
SDO 负载电流= 0.2mA
0.4
V
V
SDO,低电平输出电压
FAULT,低电平输出电压
输出引脚电容
SDO 负载电流= 0.2mA
FAULT 负载电流= 10mA
0.4
5
pF
电源要求(5)
IAVDD
1.6
mA
µA
正常模式,内部基准或外部基准
省电模式
AVDD 电源电流(5)
VDD 电源电流(5)
AVSS 电源电流(5)
IOVDD 电源电流(5)
10
IVDD
2.5
mA
mA
µA
数字接口静态,内部基准或外部基准
正常模式,内部基准或外部基准
-1.6
IAVSS
–10
省电模式
IIOVDD
10
120
µA
SCLK 以1MHz 频率切换
(1) 代码之间的端点拟合。16 位:AVDD ≥5.5V 时为512 至65024,AVDD ≤5.5V 时为512 至63488,VREFIO 和AVDD 之间的余度为
0.2V;12 位:AVDD ≥5.5V 时为32 至4064,AVDD ≤5.5V 时为32 至3968,VREFIO 与AVDD 之间的余度为0.2V。
(2)
A
VDD ≥5.5V 时写入DAC 的满量程代码。16 位:AVDD ≤5.5V 时写入DAC 的代码63488;12 位:AVDD ≤5.5V 时写入DAC 的代码
3968。
(3) 临时过载条件保护。电流限制期间可能会超过结温。在高于指定最大结温的条件下运行可能会影响器件可靠性。
(4) 根据设计和特征确定;未经生产测试。
(5) 退出省电模式以恢复正常运行的时间。从SYNC 的最后一个上升沿到DAC 最终值的90% 测得。
Copyright © 2024 Texas Instruments Incorporated
9
提交文档反馈
Product Folder Links: DAC61401 DAC81401
English Data Sheet: SLASEH4