DAC43901-Q1, DAC43902-Q1
ZHCSNQ9 – SEPTEMBER 2023
www.ti.com.cn
6.7 时序要求:I2C 标准模式
所有输入信号的时间都是从 VIL 计时到 Vpull-up 的 70%,1.7V ≤ VDD ≤ 5.5V,–40°C ≤ TA ≤ +125°C,且 1.7V ≤ Vpull-up ≤ VDD
最小值
标称值
最大值
单位
kHz
µs
µs
µs
µs
ns
fSCL
SCL 频率
100
tBUF
停止条件和启动条件之间的总线空闲时间
重复启动后的保持时间
4.7
4
tHDSTA
tSUSTA
tSUSTO
tHDDAT
tSUDAT
tLOW
重复启动设置时间
4.7
4
停止条件设置时间
数据保持时间
0
数据设置时间
250
4700
4000
ns
SCL 时钟低电平周期
ns
tHIGH
tF
SCL 时钟高电平周期
ns
时钟和数据下降时间
300
1000
3.45
3.45
ns
tR
时钟和数据上升时间
ns
tVDDAT
tVDACK
数据有效时间,R = 360Ω,Ctrace = 23pF,Cprobe = 10pF
数据有效确认时间,R = 360Ω,Ctrace = 23pF,Cprobe = 10pF
µs
µs
6.8 时序要求:I2C 快速模式
所有输入信号的时间都是从 VIL 计时到 Vpull-up 的 70%,1.7V ≤ VDD ≤ 5.5V,–40°C ≤ TA ≤ +125°C,且 1.7V ≤ Vpull-up ≤ VDD
最小值
标称值
最大值
单位
kHz
µs
µs
µs
µs
ns
fSCL
SCL 频率
400
tBUF
停止条件和启动条件之间的总线空闲时间
重复启动后的保持时间
1.3
0.6
tHDSTA
tSUSTA
tSUSTO
tHDDAT
tSUDAT
tLOW
重复启动设置时间
0.6
停止条件设置时间
0.6
数据保持时间
0
数据设置时间
100
1300
600
ns
SCL 时钟低电平周期
ns
tHIGH
tF
SCL 时钟高电平周期
ns
时钟和数据下降时间
300
300
0.9
0.9
ns
tR
时钟和数据上升时间
ns
tVDDAT
tVDACK
数据有效时间,R = 360Ω,Ctrace = 23pF,Cprobe = 10pF
数据有效确认时间,R = 360Ω,Ctrace = 23pF,Cprobe = 10pF
µs
µs
6.9 时序要求:I2C 超快速模式
所有输入信号的时间都是从 VIL 计时到 Vpull-up 的 70%,1.7V ≤ VDD ≤ 5.5V,–40°C ≤ TA ≤ +125°C,且 1.7V ≤ Vpull-up ≤ VDD
最小值
标称值
最大值
单位
MHz
µs
fSCL
SCL 频率
1
tBUF
停止条件和启动条件之间的总线空闲时间
重复启动后的保持时间
0.5
0.26
0.26
0.26
0
tHDSTA
tSUSTA
tSUSTO
tHDDAT
tSUDAT
tLOW
µs
重复启动设置时间
µs
停止条件设置时间
µs
数据保持时间
ns
数据设置时间
50
ns
SCL 时钟低电平周期
0.5
µs
tHIGH
tF
SCL 时钟高电平周期
0.26
µs
时钟和数据下降时间
120
120
ns
tR
时钟和数据上升时间
ns
tVDDAT
tVDACK
数据有效时间,R = 360Ω,Ctrace = 23pF,Cprobe = 10pF
数据有效确认时间,R = 360Ω,Ctrace = 23pF,Cprobe = 10pF
0.45
0.45
µs
µs
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASF07
8
提交文档反馈
Product Folder Links: DAC43901-Q1 DAC43902-Q1