Datasheet > 电信电路 > 其他电信集成电路> CYV15G0402DXB

CYV15G0402DXB

更新时间： 2024-02-17 11:22:51

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		/
页数	文件大小	规格书
29页	615K
描述
Quad HOTLink II⑩ SERDES

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CYV15G0402DXB 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	BGA, BGA256,20X20,50	针数：	256
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.7	Is Samacsys：	N
数据速率：	1500000 Mbps	JESD-30 代码：	S-PBGA-B256
JESD-609代码：	e1	长度：	27 mm
湿度敏感等级：	3	功能数量：	1
端子数量：	256	收发器数量：	4
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA256,20X20,50	封装形状：	SQUARE
封装形式：	GRID ARRAY	峰值回流温度（摄氏度）：	260
电源：	3.3 V	认证状态：	Not Qualified
座面最大高度：	1.745 mm	子类别：	Network Interfaces
最大压摆率：	1.1 mA	标称供电电压：	3.3 V
表面贴装：	YES	技术：	BICMOS
电信集成电路类型：	TELECOM CIRCUIT	温度等级：	INDUSTRIAL
端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)	端子形式：	BALL
端子节距：	1.27 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	20	宽度：	27 mm
Base Number Matches：	1

CYV15G0402DXB 数据手册

CYP15G0402DXB

CYV15G0402DXB

= Internal Signal

Transmit Path Block Diagram

REFCLK+

REFCLK–

TXRATE

SPDSEL

Transmit PLL

Bit-Rate Clock

Clock Multiplier

BISTLE

Character-Rate Clock

TXCLKO+

TXCLKO–

BOE[7..0]

RBIST[A..D]

BIST Enable

Latch

Output

Enable

Latch

OELE

TXCKSEL

TXPERA

OUTA+

OUTA–

TXDA[0..9]

TXOPA

TXLBA

H M L

TXCLKA

TXPERB

TXDB[0..9]

TXOPB

OUTB+

OUTB–

H M L

TXLBB

TXCLKB

TXPERC

OUTC+

OUTC–

TXDC[0..9]

TXOPC

TXLBC

H M L

TXCLKC

TXPERD

TXDD[0..9]

TXOPD

OUTD+

OUTD–

H M L

TXLBD

TXCLKD

TXRST

Parity Control

PARCTL

Document #: 38-02057 Rev. *G

Page 3 of 29

1 234 5 6 7...29

下载PDF

与CYV15G0402DXB相关器件

型号	品牌	描述	获取价格	数据表
CYV15G0402DXB-BGC	CYPRESS	Quad HOTLink II⑩ SERDES	获取价格
CYV15G0402DXB-BGI	CYPRESS	Quad HOTLink II⑩ SERDES	获取价格
CYV15G0402DXB-BGXC	CYPRESS	Quad HOTLink II⑩ SERDES	获取价格
CYV15G0402DXB-BGXI	CYPRESS	Quad HOTLink II⑩ SERDES	获取价格
CYV15G0403DXB	CYPRESS	Independent Clock Quad HOTLink II⑩ Transceive	获取价格
CYV15G0403DXB-BGC	CYPRESS	Independent Clock Quad HOTLink II⑩ Transceive	获取价格