5秒后页面跳转
捷配首页

Datasheet > CY7C1041L-20VC
CY7C1041L-20VC PDF预览

CY7C1041L-20VC

更新时间： 2024-01-02 01:35:25
品牌 Logo 应用领域
赛普拉斯 - CYPRESS /
页数 文件大小 规格书
10页 185K
描述
256K x 16 Static RAM

阅读下载

中文翻译

获取价格

CY7C1041L-20VC 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：0.400 INCH, PLASTIC, SO-44针数：44
Reach Compliance Code：not_compliantECCN代码：3A991.B.2.A
HTS代码：8542.32.00.41风险等级：5.67
最长访问时间：20 ns其他特性：AUTOMATIC POWER DOWN
I/O 类型：COMMONJESD-30 代码：R-PDSO-J44
JESD-609代码：e0长度：28.575 mm
内存密度：4194304 bit内存集成电路类型：STANDARD SRAM
内存宽度：16功能数量：1
端子数量：44字数：262144 words
字数代码：256000工作模式：ASYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：256KX16输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：SOJ
封装等效代码：SOJ44,.44封装形状：RECTANGULAR
封装形式：SMALL OUTLINE并行/串行：PARALLEL
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
认证状态：Not Qualified座面最大高度：3.7592 mm
最小待机电流：2 V子类别：SRAMs
最大压摆率：0.23 mA最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：J BEND端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：10.16 mmBase Number Matches：1

CY7C1041L-20VC 数据手册

 浏览型号CY7C1041L-20VC的Datasheet PDF文件第2页浏览型号CY7C1041L-20VC的Datasheet PDF文件第3页浏览型号CY7C1041L-20VC的Datasheet PDF文件第4页浏览型号CY7C1041L-20VC的Datasheet PDF文件第5页浏览型号CY7C1041L-20VC的Datasheet PDF文件第6页浏览型号CY7C1041L-20VC的Datasheet PDF文件第7页 
CY7C1041  
256K x 16 Static RAM  
written into the location specified on the address pins (A  
Features  
0
through A ). If Byte High Enable (BHE) is LOW, then data  
17  
• High speed  
from I/O pins (I/O through I/O ) is written into the location  
8
15  
specified on the address pins (A through A ).  
0
17  
— t = 15 ns  
AA  
Reading from the device is accomplished by taking Chip En-  
able (CE) and Output Enable (OE) LOW while forcing the Write  
Enable (WE) HIGH. If Byte Low Enable (BLE) is LOW, then  
data from the memory location specified by the address pins  
will appear on I/O to I/O . If Byte High Enable (BHE) is LOW,  
• Low active power  
— 1430 mW (max.)  
• Low CMOS standby power (L version)  
— 2.75 mW (max.)  
0
7
then data from memory will appear on I/O to I/O . See the  
8
15  
2.0V Data Retention (400 W at 2.0V retention)  
•
µ
truth table at the back of this data sheet for a complete descrip-  
tion of read and write modes.  
• Automatic power-down when deselected  
• TTL-compatible inputs and outputs  
• Easy memory expansion with CE and OE features  
The input/output pins (I/O through I/O ) are placed in a  
0
15  
high-impedance state when the device is deselected (CE  
HIGH), the outputs are disabled (OE HIGH), the BHE and BLE  
are disabled (BHE, BLE HIGH), or during a write operation (CE  
LOW, and WE LOW).  
Functional Description  
The CY7C1041 is a high-performance CMOS static RAM or-  
ganized as 262,144 words by 16 bits.  
The CY7C1041 is available in a standard 44-pin 400-mil-wide  
body width SOJ and 44-pin TSOP II package with center pow-  
er and ground (revolutionary) pinout.  
Writing to the device is accomplished by taking Chip Enable  
(CE) and Write Enable (WE) inputs LOW. If Byte Low Enable  
(BLE) is LOW, then data from I/O pins (I/O through I/O ), is  
0
7
Logic Block Diagram  
Pin Configuration  
SOJ  
TSOP II  
Top View  
INPUT BUFFER  
A
44  
1
0
A
A
A
A
OE  
BHE  
BLE  
I/O  
I/O  
14  
I/O  
0
17  
16  
15  
A
43  
42  
41  
40  
39  
38  
1
A
2
3
4
5
6
1
A
2
A
2
I/O0 – I/O7  
I/O8 – I/O15  
256K x 16  
ARRAY  
A
3
4
A
3
A
A
4
1024 x 4096  
A
5
6
CE  
I/O  
A
7
0
15  
A
7
8
37  
36  
35  
34  
33  
I/O  
8
1
2
A
I/O  
9
13  
10  
11  
12  
13  
I/O  
I/O  
3
CC  
SS  
12  
V
V
SS  
COLUMN  
DECODER  
V
V
CC  
I/O  
32  
I/O  
4
11  
I/O  
31  
30  
29  
28  
I/O  
10  
14  
15  
16  
5
I/O  
I/O  
6
9
8
I/O  
I/O  
7
WE 17  
NC  
BHE  
18  
27  
26  
25  
A
14  
A
5
WE  
CE  
OE  
19  
A
6
A
13  
A
20  
21  
22  
A
7
12  
A
BLE  
A
24  
23  
11  
8
9
A
A
10  
1041–1  
1041–2  
Selection Guide  
7C1041-12  
7C1041-15  
7C1041-17  
7C1041-20  
7C1041-25  
Maximum Access Time (ns)  
12  
280  
3
15  
260  
3
17  
250  
3
20  
230  
3
25  
220  
3
Maximum Operating Current (mA)  
Maximum CMOS Standby Current Com’l  
(mA)  
Com’l  
L
0.5  
6
0.5  
6
0.5  
6
0.5  
6
0.5  
6
Ind’l  
Shaded areas contain preliminary information.  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
October 4, 1999  
1234567...10

中文翻译

下载PDF

与CY7C1041L-20VC相关器件

型号 品牌 获取价格 描述 数据表
CY7C1041L-20ZC CYPRESS

获取价格

 		256K x 16 Static RAM
CY7C1041L-25VC CYPRESS

获取价格

 		256K x 16 Static RAM
CY7C1041L-25ZC CYPRESS

获取价格

 		256K x 16 Static RAM
CY7C1041V33 CYPRESS

获取价格

 		256K x 16 Static RAM
CY7C1041V33-12VC CYPRESS

获取价格

 		256K x 16 Static RAM
CY7C1041V33-12ZC CYPRESS

获取价格

 		256K x 16 Static RAM
CY7C1041V33-15VC CYPRESS

获取价格

 		256K x 16 Static RAM
CY7C1041V33-15VCT CYPRESS

获取价格

 		Standard SRAM, 256KX16, 15ns, CMOS, PDSO44, 0.400 INCH, PLASTIC, SOJ-44
CY7C1041V33-15ZC CYPRESS

获取价格

 		256K x 16 Static RAM
CY7C1041V33-15ZCT CYPRESS

获取价格

 		Standard SRAM, 256KX16, 15ns, CMOS, PDSO44, TSOP2-44

与CY7C1041L-20VC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证