5秒后页面跳转
捷配首页

Datasheet > CY38100V484-125BBC
CY38100V484-125BBC PDF预览

CY38100V484-125BBC

更新时间： 2024-09-21 19:36:43
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟输入元件可编程逻辑
页数 文件大小 规格书
45页 656K
描述
Loadable PLD, 10ns, 1536-Cell, CMOS, PBGA484, 1 MM PITCH, FBGA-484

阅读下载

中文翻译

获取价格

CY38100V484-125BBC 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：BGA包装说明：1 MM PITCH, FBGA-484
针数：484Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.92
其他特性：CAN ALSO OPERATE WITH A 3.3V SUPPLY最大时钟频率：125 MHz
系统内可编程：YESJESD-30 代码：S-PBGA-B484
JESD-609代码：e0JTAG BST：YES
长度：23 mm专用输入次数：
I/O 线路数量：302宏单元数：1536
端子数量：484最高工作温度：70 °C
最低工作温度：组织：0 DEDICATED INPUTS, 302 I/O
输出函数：MACROCELL封装主体材料：PLASTIC/EPOXY
封装代码：LBGA封装等效代码：BGA484,22X22,40
封装形状：SQUARE封装形式：GRID ARRAY, LOW PROFILE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：1.8/3.3,2.5/3.3 V
可编程逻辑类型：LOADABLE PLD传播延迟：10 ns
认证状态：Not Qualified座面最大高度：1.6 mm
子类别：Programmable Logic Devices最大供电电压：2.7 V
最小供电电压：2.3 V标称供电电压：2.5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：BALL端子节距：1 mm
端子位置：BOTTOM处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：23 mmBase Number Matches：1

CY38100V484-125BBC 数据手册

 浏览型号CY38100V484-125BBC的Datasheet PDF文件第2页浏览型号CY38100V484-125BBC的Datasheet PDF文件第3页浏览型号CY38100V484-125BBC的Datasheet PDF文件第4页浏览型号CY38100V484-125BBC的Datasheet PDF文件第5页浏览型号CY38100V484-125BBC的Datasheet PDF文件第6页浏览型号CY38100V484-125BBC的Datasheet PDF文件第7页 
USE DELTA39K™ FOR  
ALL NEW DESIGNS  
Quantum38K™ ISR™  
CPLD Family  
CPLDs Designed for Migration  
• Multiple I/O standards supported  
Features  
— LVCMOS (3.3/3.0/2.5/1.8V), LVTTL, 3.3V PCI  
• Compatible with NoBL™, ZBT™, and QDR™ SRAMs  
• Programmable slew rate control on each I/O pin  
• User-programmable Bus Hold capability on each I/O pin  
• Fully 3.3V PCI-compliant (as per PCI spec rev. 2.2)  
• Compact PCI hot swap ready  
• High density  
— 30K to 100K usable gates  
— 512 to 1536 macrocells  
— 136 to 302 maximum I/O pins  
— Eight dedicated inputs including four clock pins and  
four global I/O control signal pins; four JTAG inter-  
face pins for reconfigurability/boundary scan  
• Multiple package/pinout offering across all densities  
— 208 to 484 pins in PQFP and FBGA packages  
• Embedded memory  
— Simplifies design migration across density  
• In-System Reprogrammable™ (ISR™)  
— JTAG-compliant on-board configuration  
— Design changes do not cause pinout changes  
• IEEE1149.1 JTAG boundary scan  
— 16-Kb to 48-Kb embedded dual-port channel memo-  
ry  
• 125-MHz in-system operation  
• AnyVolt™ interface  
— 3.3V and 2.5V VCC operation  
• Pin-to-pin-compatible with Cypress’s high-end  
Delta39K™ CPLDs allowing easy migration path to  
— 3.3V, 2.5V and 1.8V I/O capability  
• Low-power operation  
— More embedded memory  
— 0.18-mm 6-layer metal SRAM-based logic process  
— Full-CMOS implementation of product term array  
• Simple timing model  
— Spread Aware™ PLL  
— Higher density and higher speed devices  
— High speed I/O standards and more  
— No penalty for using full 16 product terms/macrocell  
— No delay for single product term steering or sharing  
• Flexible clocking  
Development Software  
• Warp®  
— Four synchronous clocks per device  
— Locally generated product term clock  
— Clock polarity control at each register  
— IEEE 1076/1164 VHDL or IEEE 1364 Verilog context  
sensitive editing  
— Active-HDL FSM graphical finite state machine editor  
— Active-HDL SIM post-synthesis timing simulator  
— Architecture Explorer for detailed design analysis  
— Static Timing Analyzer for critical path analysis  
• Carry-chain logic for fast and efficient arithmetic opera-  
tions  
— Available on Windows 98™, Windows NT™,  
Windows ME™, Windows 2000™, and Sun Solaris  
2.5 and later for $99  
— Supports all Cypress programmable logic products  
Quantum38K ISR CPLD Family Members  
[2]  
Standby ICC  
Channel  
memory  
Speed — tPD  
TA=25×C  
MaximumI/O  
Pins  
fMAX2  
(MHz)  
Pin-to-Pin  
(ns)  
Device  
38K30  
38K50  
38K100  
Typical Gates[1] Macrocells  
(Kb)  
3.3/2.5V  
5 mA  
16K–48K  
23K–72K  
46K–144K  
512  
768  
16  
174  
218  
302  
125  
125  
125  
10  
10  
10  
24  
5 mA  
1536  
48  
10 mA  
Notes:  
1. Upper limit of typical gates is calculated by assuming that only 50% of the channel memory is used.  
2. Standby ICC values are with no output load and stable inputs.  
Cypress Semiconductor Corporation  
Document #: 38-03043 Rev. *G  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Revised April 18, 2003  
1234567...45

中文翻译

下载PDF

与CY38100V484-125BBC相关器件

型号 品牌 获取价格 描述 数据表
CY38100V484-125BBI CYPRESS

获取价格

 		Loadable PLD, 10ns, 1536-Cell, CMOS, PBGA484, 1 MM PITCH, FBGA-484
CY38100V484-83BBC CYPRESS

获取价格

 		Loadable PLD, 15ns, 1536-Cell, CMOS, PBGA484, 1 MM PITCH, FBGA-484
CY38100V484-83BBI CYPRESS

获取价格

 		Loadable PLD, 15ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, TFBGA-484
CY38100V484B-125BBI CYPRESS

获取价格

 		Loadable PLD, 10ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, FBGA-484
CY38100V484B-66BBC CYPRESS

获取价格

 		Loadable PLD, 18.9ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, TFBGA-484
CY38100V484B-66BBI CYPRESS

获取价格

 		Loadable PLD, 18.9ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, TFBGA-484
CY38100V484B-83BBC CYPRESS

获取价格

 		Loadable PLD, 15ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, FBGA-484
CY38100V484B-83BBI CYPRESS

获取价格

 		Loadable PLD, 15ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, FBGA-484
CY39 PLETRONICS

获取价格

 		Crystals
CY3900I CYPRESS

获取价格

 		Delta39K⁄Ultra37000 ISR Programming Kits

与CY38100V484-125BBC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证