Datasheet > CS2000P-DZZ

CS2000P-DZZ

更新时间： 2024-01-10 01:54:44

品牌	Logo	应用领域
凌云 - CIRRUS		光电二极管
页数	文件大小	规格书
30页	944K
描述
Phase Locked Loop, Hybrid, PDSO10, 3 MM, LEAD FREE, MO-187, MSOP-10

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CS2000P-DZZ 技术参数

是否Rohs认证：	符合	生命周期：	Active
零件包装代码：	TSSOP	包装说明：	TSSOP, TSSOP10,.19,20
针数：	10	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.68
模拟集成电路 - 其他类型：	PHASE LOCKED LOOP	JESD-30 代码：	S-PDSO-G10
长度：	3 mm	功能数量：	1
端子数量：	10	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP10,.19,20
封装形状：	SQUARE	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.1 mm
子类别：	PLL or Frequency Synthesis Circuits	最大供电电流 (Isup)：	18 mA
最大供电电压 (Vsup)：	3.5 V	最小供电电压 (Vsup)：	3.1 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	HYBRID	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3 mm	Base Number Matches：	1

CS2000P-DZZ 数据手册

CS2000-OTP

AC ELECTRICAL CHARACTERISTICS

Test Conditions (unless otherwise specified): VD = 3.1 V to 3.5 V; T = -10°C to +70°C (Commercial Grade);

T = -40°C to +85°C (Automotive-D Grade); T = -40°C to +105°C (Automotive-E Grade); C = 15 pF.

Parameters

Symbol

Conditions

Min

Typ

Max Units

Crystal Frequency

Fundamental Mode XTAL

f_XTAL

MHz

RefClkDiv[1:0] = 10

RefClkDiv[1:0] = 01

RefClkDiv[1:0] = 00

Reference Clock Input Frequency

f_{REF_CLK}

RefClkDiv[1:0] = 10

RefClkDiv[1:0] = 01

RefClkDiv[1:0] = 00

MHz

Reference Clock Input Duty Cycle

Internal System Clock Frequency

Clock Input Frequency

D_{REF_CLK}

f_{SYS_CLK}

f_{CLK_IN}

MHz

50 Hz

Clock Input Pulse Width (Note 5)

pw_{CLK_IN}

f_{CLK_IN}< f_{SYS_CLK}/96

f_{CLK_IN}> f_{SYS_CLK}/96

PLL Clock Output Frequency

PLL Clock Output Duty Cycle

Clock Output Rise Time

f_{CLK_OUT}

t_OD

(Note 6)

Measured at VD/2

20% to 80% of VD

80% to 20% of VD

(Note 7)

3.0

MHz

t_OR

1.7

Clock Output Fall Time

t_OF

Period Jitter

t_JIT

ps rms

Base Band Jitter (100 Hz to 40 kHz)

Wide Band JItter (100 Hz Corner)

PLL Lock Time - CLK_IN (Note 10)

(Notes 7, 8)

(Notes 7, 9)

175

t_LC

f_{CLK_IN}< 200 kHz

f_{CLK_IN}> 200 kHz

100

200

PLL Lock Time - REF_CLK

t_LR

f_err

f_{REF_CLK}= 8 to 75 MHz

Output Frequency Synthesis Resolution (Note 11)

High Resolution

High Multiplication

±0.5

±112

ppm

Notes: 5. 1 UI (unit interval) corresponds to t

or 1/f

SYS_CLK

f_{CLK_OUT}is ratio-limited when f_{CLK_IN}is below 72 Hz.

7. f_{CLK_OUT}= 24.576 MHz; Sample size = 10,000 points; AuxOutSrc[1:0] = 11.

8. In accordance with AES-12id-2006 section 3.4.2. Measurements are Time Interval Error taken with 3rd

order 100 Hz to 40 kHz bandpass filter.

9. In accordance with AES-12id-2006 section 3.4.1. Measurements are Time Interval Error taken with 3rd

order 100 Hz Highpass filter.

10. 1 UI (unit interval) corresponds to t

or 1/f

CLK_IN

11. The frequency accuracy of the PLL clock output is directly proportional to the frequency accuracy of the

reference clock.

DS758F3

1...4 5 678 9 10...30

下载PDF

与CS2000P-DZZ相关器件

型号	品牌	描述	获取价格	数据表
CS2000P-DZZR	CIRRUS	Phase Locked Loop, Hybrid, PDSO10, 3 MM, LEAD FREE, MO-187, MSOP-10	获取价格
CS2001	ONSEMI	1.2 A Switching Regulator, and 5.0 V, 100 mA Linear Regulator with RESET	获取价格
CS2001/D	ETC	1.2A Switching Regulator， and 5.0 V 100mA Lin	获取价格
CS-2001D16	CHERRY	Switching Regulator, 1.4A, 150kHz Switching Freq-Max, PDSO16, SOIC-16	获取价格
CS2001EDWF20	CHERRY	Switched Capacitor Regulator, 2.4A, 165kHz Switching Freq-Max, PDSO20, SO-20	获取价格
CS2001YDWF20	ONSEMI	1.2 A Switching Regulator, and 5.0 V, 100 mA Linear Regulator with RESET	获取价格

与CS2000P-DZZ相关文章

PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

8
AD637数据手册解读：主要特性、引脚及其功能解读、电气参数
2024-05-21

8
ADUM1201资料手册解读：参数分析、引脚说明、应用分析
2024-05-21

11
一文带你了解压敏电阻器在直流电路中的过压保护作用
2024-05-21

6

产品中心

服务支持

精选活动

关于我们

帮助中心

CS2000P-DZZ

CS2000P-DZZ 技术参数

CS2000P-DZZ 数据手册

与CS2000P-DZZ相关器件

与CS2000P-DZZ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CS2000P-DZZ

CS2000P-DZZ 技术参数

CS2000P-DZZ 数据手册

与CS2000P-DZZ相关器件

与CS2000P-DZZ相关文章

您还可以找

您在本页遇到什么问题？