Table of Contents
1.0
2.0
3.0
General Description . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Device Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
17.0 CAN Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
17.1
17.2
17.3
17.4
17.5
17.6
17.7
17.8
17.9
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Basic CAN Concepts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Message Transfer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Acceptance Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Receive Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Transmit Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Time Stamp Counter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Memory Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
3.1
CR16C CPU Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Input/Output Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Bus Interface Unit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Interrupt Control Unit (ICU). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Multi-Input Wake-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
CAN Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Quad UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Advanced Audio interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
CVSD/PCM Conversion Module. . . . . . . . . . . . . . . . . . . . . . . . . . . 5
12-bit Analog to Digital Converter. . . . . . . . . . . . . . . . . . . . . . . . . . 5
Random Number Generator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Microwire/SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
ACCESS.bus Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Multi-Function Timer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Timing and Watchdog Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Versatile Timer Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Triple Clock and Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
DMA Controller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Serial Debug Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Development Support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.2
3.3
3.4
3.5
3.6
3.7
17.10 CAN Controller Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
17.11 System Start-Up and Multi-Input Wake-Up. . . . . . . . . . . . . . . . . 115
17.12 Usage Hint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
3.8
3.9
3.10
3.11
3.12
3.13
3.14
3.15
3.16
3.17
3.18
3.19
3.20
3.21
3.22
18.0 Advanced Audio Interface. . . . . . . . . . . . . . . . . . . . 118
18.1
18.2
18.3
18.4
18.5
18.6
18.7
Audio Interface Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Audio Interface Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Bit Clock Generation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Frame Clock Generation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Audio Interface Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Communication Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Audio Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
19.0 CVSD/PCM Conversion Module . . . . . . . . . . . . . . . 133
19.1
19.2
19.3
19.4
19.5
19.6
19.7
19.8
19.9
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
PCM Conversions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
CVSD Conversion. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
PCM to CVSD Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
CVSD to PCM Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
DMA Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Freeze. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
CVSD/PCM Converter Registers . . . . . . . . . . . . . . . . . . . . . . . . 135
4.0
5.0
Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
CPU Architecture. . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
5.1
5.2
5.3
5.4
5.5
5.6
5.7
General-Purpose Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Dedicated Address Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Processor Status Register (PSR). . . . . . . . . . . . . . . . . . . . . . . . . 16
Configuration Register (CFG). . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Stacks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Instruction Set. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
20.0 UART Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
20.1
20.2
20.3
20.4
Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
UART Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
UART Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Baud Rate Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
6.0
Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.1
6.2
6.3
6.4
6.5
Operating Environment. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Bus Interface Unit (BIU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
BIU Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Wait and Hold States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
21.0 Microwire/SPI Interface . . . . . . . . . . . . . . . . . . . . . . 150
21.1
21.2
21.3
21.4
21.5
Microwire Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Master Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Slave Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Microwire Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
7.0
8.0
System Configuration Registers . . . . . . . . . . . . . . . 29
7.1
7.2
7.3
Module Configuration Register (MCFG). . . . . . . . . . . . . . . . . . . . 29
Module Status Register (MSTAT). . . . . . . . . . . . . . . . . . . . . . . . . 30
Software Reset Register (SWRESET) . . . . . . . . . . . . . . . . . . . . . 30
22.0 ACCESS.bus Interface. . . . . . . . . . . . . . . . . . . . . . . 156
22.1
22.2
22.3
22.4
ACB Protocol Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
ACB Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
ACCESS.bus Interface Registers. . . . . . . . . . . . . . . . . . . . . . . . 160
Usage Hints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
8.1
8.2
8.3
8.4
8.5
Flash Memory Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Flash Memory Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Flash Memory Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Information Block Words . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Flash Memory Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . 35
23.0 Timing and Watchdog Module . . . . . . . . . . . . . . . . 167
23.1
23.2
23.3
23.4
23.5
TWM Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
Timer T0 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
Watchdog Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
TWM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
Watchdog Programming Procedure . . . . . . . . . . . . . . . . . . . . . . 170
9.0
DMA Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
9.1
9.2
9.3
9.4
9.5
9.6
Channel Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Transfer Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Operation Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Software DMA Request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Debug Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
DMA Controller Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
24.0 Multi-Function Timer . . . . . . . . . . . . . . . . . . . . . . . . 171
24.1
24.2
24.3
24.4
24.5
Timer Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Timer Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
Timer Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
Timer I/O Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
10.0 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.1
10.2
10.3
10.4
10.5
Non-Maskable Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Maskable Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Interrupt Controller Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Maskable Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Nested Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
25.0 Versatile Timer Unit (VTU). . . . . . . . . . . . . . . . . . . . 181
25.1
25.2
VTU Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
VTU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
26.0 Register Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
27.0 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . 204
28.0 Electrical Characteristics . . . . . . . . . . . . . . . . . . . . 214
11.0 Triple Clock and Reset . . . . . . . . . . . . . . . . . . . . . . . 51
11.1
11.2
11.3
11.4
11.5
11.6
11.7
11.8
11.9
External Crystal Network . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Main Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Slow Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
PLL Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
System Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Auxiliary Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Power-On Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
External Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Clock and Reset Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
28.1
28.2
28.3
28.4
28.5
28.6
28.7
28.8
28.9
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
ADC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 215
Flash Memory On-Chip Programming . . . . . . . . . . . . . . . . . . . . 216
Output Signal Levels. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
Clock and Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
UART Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
I/O Port Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
Advanced Audio Interface (AAI) Timing . . . . . . . . . . . . . . . . . . . 221
12.0 Power Management. . . . . . . . . . . . . . . . . . . . . . . . . . 58
12.1
12.2
12.3
12.4
12.5
12.6
12.7
Active Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Power Save Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Idle Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Halt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
High-Frequency Oscillator and PLL Control. . . . . . . . . . . . . . . . . 59
Power Management Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Switching Between Power Modes . . . . . . . . . . . . . . . . . . . . . . . . 61
28.10 Microwire/SPI Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
28.11 ACCESS.bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
28.12 Multi-Function Timer (MFT) Timing . . . . . . . . . . . . . . . . . . . . . . 231
28.13 Versatile Timing Unit (VTU) Timing . . . . . . . . . . . . . . . . . . . . . . 232
28.14 External Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
29.0 Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
29.1
29.2
LQFP-128 Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
LQFP-144 Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
13.0 Multi-Input Wake-Up . . . . . . . . . . . . . . . . . . . . . . . . . 63
13.1
13.2
Multi-Input Wake-Up Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Programming Procedures. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
30.0 Revision History. . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
31.0 Physical Dimensions . . . . . . . . . . . . . . . . . . . . . . . . 247
14.0 Input/Output Ports. . . . . . . . . . . . . . . . . . . . . . . . . . . 69
14.1
14.2
Port Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Open-Drain Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
15.0 12-Bit Analog to Digital Converter. . . . . . . . . . . . . . 73
15.1
15.2
15.3
15.4
15.5
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Touchscreen Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
ADC Operation in Power-Saving Modes . . . . . . . . . . . . . . . . . . . 77
Freeze . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
ADC Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
16.0 Random Number Generator (RNG) . . . . . . . . . . . . . 82
16.1
16.2
Freeze . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Random Number Generator Register Set . . . . . . . . . . . . . . . . . . 83
www.national.com
2
5秒后页面跳转
TLP250光耦合器：资料手册参数分析
DA14580 低功耗蓝牙系统级芯片(SoC)：资料手册参数分析
INA226 高精度电流和功率监控器：资料手册参数分析
SI2302 N沟道MOSFET：资料手册参数分析
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
