5秒后页面跳转
捷配首页

Datasheet > CE61F10
CE61F10 PDF预览

CE61F10

更新时间： 2024-01-28 21:47:50
品牌 Logo 应用领域
其他 - ETC /
页数 文件大小 规格书
2页 156K
描述
FPGA

阅读下载

获取价格

CE61F10 技术参数

生命周期：Active包装说明：,
Reach Compliance Code：compliant风险等级：5.83
Is Samacsys：NBase Number Matches：1

CE61F10 数据手册

 浏览型号CE61F10的Datasheet PDF文件第2页 
CE61 Series Embedded Array  
0.28µm Leff  
Features  
• 0.28µm L (0.35µm drawn)  
eff  
5V I/O  
5V I/O  
5V I/O  
5V I/O  
5V I/O  
3V I/O  
3V I/O  
3V I/O  
PCML  
3V I/O  
3V I/O  
5V I/O  
5V I/O  
5V I/O  
5V I/O  
5V I/O  
• Propagation delay of 85 ps  
Fixed  
Layout  
• Mixed-signal macros–A/D and D/A converters  
• High density diffused RAMs and ROMs  
• Separate core and I/O supply voltages  
• I/Os–5V, 3.3V and 5V tolerant  
• 70µm staggered pad pitch for pad-limited designs  
• High performance and special I/Os–311 PCML,  
250 MHz LVDS, PCI, SSTL  
Soft Macro  
Embedded  
Hard  
Macro  
Clk  
Clock Tree  
Fixed  
Layout  
Soft Macro  
• Analog and digital PLLs  
• Packaging options–QFP, HQFP, BGA  
• Support for major third-party EDA tools  
Description  
E-series, 70µm Staggered Pad Pitch  
Optimized for Pad-Limited Designs  
Fujitsu’s CE61 is a series of high-performance, CMOS  
embedded arrays featuring full support of mixed-signal  
macros, as well as diffused high-speed RAMs, ROMs and a  
variety of other embedded functions. The CE61 series offers  
density and performance approaching standard cells, yet  
provides the time-to-market advantage of gate arrays. The  
E-series is optimized for pad-limited designs, and the F-series  
offers a cost-effective solution for core-limited designs. A fifth  
metal layer option is also available for area bump designs,  
providing over 1,000 I/O pads.  
Frame  
Total Gates  
1,584K  
1,149K  
784K  
Total Pads  
CE61E71  
CE61E59  
CE61E45  
CE61E35  
CE61E25  
CE61E19  
CE61E15  
CE61E09  
CE61E08  
CE61E07  
672  
576  
480  
424  
352  
304  
256  
208  
176  
160  
602K  
403K  
280K  
193K  
120K  
80K  
64K  
Featuring true 3.3V internal operation, with 3.3V, 5V and  
5V tolerant I/Os, the CE61 series features a very low-power  
consumption of 0.32µW/gate/MHz. Potential applications  
for the CE61 series include computing, graphics, communica-  
tions, networking, wireless, and consumer designs.  
F-series, Optimized for Core-Limited Designs  
Frame  
Total Gates  
2,026K  
1,508K  
1,182K  
913K  
Total Pads  
CE61F80  
CE61F70  
CE61F60  
CE61F50  
CE61F40  
CE61F30  
CE61F20  
CE61F10  
456  
400  
400  
352  
304  
256  
208  
144  
664K  
476K  
303K  
132K  
12

下载PDF

与CE61F10相关器件

型号 品牌 描述 获取价格 数据表
CE61F20 ETC FPGA

获取价格
CE61F30 ETC FPGA

获取价格
CE61F40 ETC FPGA

获取价格
CE61F50 ETC FPGA

获取价格
CE61F60 ETC FPGA

获取价格
CE61F70 ETC FPGA

获取价格

与CE61F10相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证