5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> CD74HC74M96
CD74HC74M96 PDF预览

CD74HC74M96

更新时间： 2024-01-25 22:31:27
品牌 Logo 应用领域
德州仪器 - TI 触发器锁存器逻辑集成电路光电二极管
页数 文件大小 规格书
12页 276K
描述
Dual D Flip-Flop with Set and Reset Positive-Edge Trigger

阅读下载

获取价格

CD74HC74M96 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Active零件包装代码：SOIC
包装说明：SOIC-14针数：14
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：1 week
风险等级：0.6Samacsys Confidence：3
Samacsys Status：Released2D Presentation：https://componentsearchengine.com/2D/0T/6420.1.1.png
Schematic Symbol：https://componentsearchengine.com/symbol.php?partID=6420PCB Footprint：https://componentsearchengine.com/footprint.php?partID=6420
3D View：https://componentsearchengine.com/viewer/3D.php?partID=6420Samacsys PartID：6420
Samacsys Image：https://componentsearchengine.com/Images/9/CD74HC74M96.jpgSamacsys Thumbnail Image：https://componentsearchengine.com/Thumbnails/1/CD74HC74M96.jpg
Samacsys Pin Count：14Samacsys Part Category：Hardware
Samacsys Package Category：Small Outline PackagesSamacsys Footprint Name：D(R-DPSO-G14)
Samacsys Released Date：2019-10-01 05:07:42Is Samacsys：N
系列：HC/UHJESD-30 代码：R-PDSO-G14
JESD-609代码：e4长度：8.65 mm
负载电容（CL）：50 pF逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：20000000 Hz最大I（ol）：0.0052 A
湿度敏感等级：1位数：1
功能数量：2端子数量：14
最高工作温度：125 °C最低工作温度：-55 °C
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP14,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
包装方法：TR峰值回流温度（摄氏度）：260
电源：2/6 V最大电源电流（ICC）：0.04 mA
Prop。Delay @ Nom-Sup：53 ns传播延迟（tpd）：265 ns
认证状态：Not Qualified座面最大高度：1.75 mm
子类别：FF/Latches最大供电电压 (Vsup)：6 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：4.5 V
表面贴装：YES技术：CMOS
温度等级：MILITARY端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：POSITIVE EDGE宽度：3.91 mm
最小 fmax：23 MHzBase Number Matches：1

CD74HC74M96 数据手册

 浏览型号CD74HC74M96的Datasheet PDF文件第3页浏览型号CD74HC74M96的Datasheet PDF文件第4页浏览型号CD74HC74M96的Datasheet PDF文件第5页浏览型号CD74HC74M96的Datasheet PDF文件第7页浏览型号CD74HC74M96的Datasheet PDF文件第8页浏览型号CD74HC74M96的Datasheet PDF文件第9页 
CD54HC74, CD74HC74, CD54HCT74, CD74HCT74  
Switching Specifications Input t , t = 6ns (Continued)  
r
f
o
o
o
o
o
25 C  
-40 C TO 85 C -55 C TO 125 C  
TEST  
V
CC  
PARAMETER  
CP Frequency  
SYMBOL CONDITIONS (V)  
MIN TYP MAX  
MIN  
MAX  
MIN  
MAX  
UNITS  
MHz  
pF  
f
CL = 15pF  
-
5
5
-
-
50  
25  
-
-
-
-
-
-
-
-
-
-
MAX  
Power Dissipation Capacitance  
(Notes 4, 5)  
C
PD  
HCT TYPES  
Propagation Delay,  
CP to Q, Q (Figure 4)  
t
, t  
PLH PHL  
C = 50pF  
L
4.5  
4.5  
-
-
-
-
35  
40  
-
-
44  
50  
-
-
53  
60  
ns  
ns  
Propagation Delay,  
t , t  
PHL PLH  
CL = 50pF  
R, S to Q, Q (Figure 4)  
Transition Time (Figure 4)  
Input Capacitance  
CP Frequency  
t
, t  
TLH THL  
C = 50pF  
L
4.5  
-
-
-
-
-
-
15  
10  
-
-
-
-
-
19  
10  
-
-
-
-
-
22  
10  
-
ns  
pF  
C
-
-
I
f
CL = 15pF  
-
5
50  
30  
MHz  
pF  
MAX  
Power Dissipation Capacitance  
(Notes 4, 5)  
C
5
-
-
-
PD  
NOTES:  
4. C  
is used to determine the dynamic power consumption, per flip-flop.  
PD  
5. P = C  
2
2
V
f + Σ (C V  
f ) where f = input frequency, f = output frequency, C = output load capacitance, V  
= supply voltage.  
D
PD CC  
i
L
CC  
o
i
o
L
CC  
Test Circuits and Waveforms  
I
t
+ t =  
WH  
WL  
I
t C = 6ns  
fC  
r
L
t
+ t  
=
L
WL  
WH  
t C = 6ns  
t C  
f
L
f
t C  
f
L
CL  
r
L
3V  
V
CC  
90%  
10%  
2.7V  
CLOCK  
CLOCK  
50%  
10%  
1.3V  
0.3V  
50%  
t
50%  
1.3V  
t
1.3V  
0.3V  
GND  
GND  
t
t
WH  
WL  
WH  
WL  
NOTE: Outputs should be switching from 10% V  
to 90% V  
in  
NOTE: Outputs should be switching from 10% V  
to 90% V  
in  
CC  
CC  
CC  
CC  
accordance with device truth table. For f  
, input duty cycle = 50%.  
accordance with device truth table. For f  
, input duty cycle = 50%.  
MAX  
MAX  
FIGURE 1. HC CLOCK PULSE RISE AND FALL TIMES AND  
PULSE WIDTH  
FIGURE 2. HCT CLOCK PULSE RISE AND FALL TIMES AND  
PULSE WIDTH  
t = 6ns  
t = 6ns  
t = 6ns  
t = 6ns  
r
f
r
f
V
3V  
CC  
90%  
50%  
10%  
2.7V  
1.3V  
0.3V  
INPUT  
INPUT  
GND  
GND  
t
t
t
t
THL  
TLH  
THL  
TLH  
90%  
1.3V  
90%  
50%  
10%  
INVERTING  
OUTPUT  
INVERTING  
OUTPUT  
10%  
t
t
PLH  
PHL  
t
t
PLH  
PHL  
FIGURE 3. HC AND HCU TRANSITION TIMES AND PROPAGA-  
TION DELAY TIMES, COMBINATION LOGIC  
FIGURE 4. HCT TRANSITION TIMES AND PROPAGATION  
DELAY TIMES, COMBINATION LOGIC  
6
1...3456789...12

下载PDF

与CD74HC74M96相关器件

型号 品牌 描述 获取价格 数据表
CD74HC74M96G4 TI High Speed CMOS Logic Dual Positive-Edge-Triggered D-Type Flip-Flops with Set and Reset 14

获取价格
CD74HC74ME4 TI High Speed CMOS Logic Dual Positive-Edge-Triggered D-Type Flip-Flops with Set and Reset 14

获取价格
CD74HC74MG4 TI HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, GREE

获取价格
CD74HC74MT TI Dual D Flip-Flop with Set and Reset Positive-Edge Trigger

获取价格
CD74HC74MTG4 TI High Speed CMOS Logic Dual Positive-Edge-Triggered D-Type Flip-Flops with Set and Reset 14

获取价格
CD74HC75 TI Dual 2-Bit Bistable Transparent Latch

获取价格

与CD74HC74M96相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证