Datasheet > ADF4155

ADF4155

更新时间： 2024-02-16 12:21:30

品牌	Logo	应用领域
亚德诺 - ADI		/
页数	文件大小	规格书
32页	530K
描述
Integer-N/Fractional-N PLL Synthesizer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ADF4155 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Active	包装说明：	HVQCCN,
针数：	24	Reach Compliance Code：	compliant
ECCN代码：	5A991.B	HTS代码：	8542.39.00.01
风险等级：	2.32	模拟集成电路 - 其他类型：	PLL FREQUENCY SYNTHESIZER
JESD-30 代码：	S-XQCC-N24	JESD-609代码：	e3
长度：	4 mm	湿度敏感等级：	3
功能数量：	1	端子数量：	24
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	座面最大高度：	0.8 mm
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	4 mm	Base Number Matches：	1

ADF4155 数据手册

ADF4155

Data Sheet

Parameter

Min

Typ

Max

Unit

Test Conditions/Comments

Total I_DD(DI_DD+ AI_DD+ RFI_DD

)

RF output (Bit DB6, Register 6) disabled,

3.6 GHz at VCO output

105

131

RF_OUT+/RF_OUT− = 1800 MHz, divide by 2 enabled,

5 dBm

Low Power Sleep Mode

500

530

µA

Hardware powered down using CE

Software powered down, serial peripheral

interface (SPI) powered up in low power sleep

mode

RF_OUT+/RF_OUT− CHARACTERISTICS

Maximum Output Frequency

Minimum Output Frequency Using

Dividers

4000

MHz

7.8125

500 MHz fundamental output and

divide by 64 selected

Harmonic Content (Second)

−16

−26

−22

−7

−4

dBc

dBm

RF_OUT+/RF_OUT− = 2.9 GHz, fundamental mode

RF_OUT+/RF_OUT− = 2.9 GHz, divide by 2 enabled

RF_OUT+/RF_OUT− = 2.9 GHz, fundamental mode

RF_OUT+/RF_OUT− = 2.9 GHz, divide by 2 enabled

Programmable in 3 dB steps

Harmonic Content (Third)

Minimum RF Output Power¹

Maximum RF Output Power¹

NOISE CHARACTERISTICS

Normalized Phase Noise Floor, PN_SYNTH

Integer-N Mode

Negative bleed enabled

PLL bandwidth = 500 kHz

FRAC = 0

−223

−218

−116

−98

−110

−112

−40

dBc/Hz

dBm

Fractional-N-Mode

Normalized 1/f Noise, PN_{1_f}

10 kHz offset; normalized to 1 GHz

10 kHz offset from 5.8 GHz carrier

At 5.8 GHz VCO output, f_PFD= 61.44 MHz

At 5.8 GHz VCO output, f_PFD= 30.72 MHz

In-Band Phase Noise⁴

Spurious Signals due to PFD

Frequency

Level of Signal with RF Mute Enabled

¹Using an external 18 nH pull-up inductor to RFV_DDinto a 50 Ω load.

²The synthesizer phase noise floor is estimated by measuring the in-band phase noise at the output of the VCO and subtracting 20 logN (where N is the N counter

value) and 10 logf_PFD. PN_SYNTH= PN_TOT− 10 log f_PFD− 20 logN.

³The PLL phase noise is composed of 1/f (flicker) noise plus the normalized PLL noise floor. The formula for calculating the 1/f noise contribution at an RF frequency (f_RF

and at a frequency offset (f) is given by PN = P_{1_f}+ 10log(10kHz/f) + 20log(f_RF/1 GHz). Both the normalized phase noise floor and flicker noise are modeled in the

ADIsimPLL design tool.

)

⁴f_REFIN= 122.88 MHz, f_PFD= 61.44 MHz, frequency offset = 10 kHz, VCO frequency = 5.8 GHz, RF_OUT= 5.8 GHz, N = 94.40104167, loop bandwidth = 60 kHz, I_CP=0. 938 mA,

and I_BLEED= 60 µA.

Rev. 0 | Page 4 of 32

1 2 345 6 7...32

下载PDF

与ADF4155相关器件

型号	品牌	描述	获取价格	数据表
ADF4155BCPZ	ADI	Integer-N / Fractional-N PLL Synthesizer	获取价格
ADF4155BCPZ-RL7	ADI	Integer-N/Fractional-N PLL Synthesizer	获取价格
ADF4156	ADI	6 GHz Fractional-N Frequency Synthesizer	获取价格
ADF4156BCPZ	ADI	6 GHz Fractional-N Frequency Synthesizer	获取价格
ADF4156BCPZ-RL	ADI	6 GHz Fractional-N Frequency Synthesizer	获取价格
ADF4156BCPZ-RL7	ADI	6 GHz Fractional-N Frequency Synthesizer	获取价格

与ADF4155相关文章

MAX6675资料手册参数详解、引脚配置说明
2024-05-13

4
LM258引脚图及功能介绍、主要参数分析
2024-05-13

2
CD4052资料手册参数详解、引脚配置说明
2024-05-13

3
一文带你了解TPS5430资料手册分析：参数介绍、引脚配置说明
2024-05-13

3

产品中心

服务支持

精选活动

关于我们

帮助中心

ADF4155

ADF4155 技术参数

ADF4155 数据手册

与ADF4155相关器件

与ADF4155相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ADF4155

ADF4155 技术参数

ADF4155 数据手册

与ADF4155相关器件

与ADF4155相关文章

您还可以找

您在本页遇到什么问题？