Datasheet > AD8372

AD8372

更新时间： 2024-02-17 10:20:14

品牌	Logo	应用领域
亚德诺 - ADI		/
页数	文件大小	规格书
16页	722K
描述
41 dB Range, 1 dB Step Size, Programmable Dual VGA

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD8372 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFN
包装说明：	HVQCCN, LCC32,.2SQ,20	针数：	32
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.31.00.01	风险等级：	5.29
模拟集成电路 - 其他类型：	ANALOG CIRCUIT	JESD-30 代码：	S-XQCC-N32
JESD-609代码：	e3	长度：	5 mm
湿度敏感等级：	3	功能数量：	1
端子数量：	32	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装等效代码：	LCC32,.2SQ,20
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	电源：	5 V
认证状态：	Not Qualified	座面最大高度：	1 mm
子类别：	Other Analog ICs	最大供电电流 (Isup)：	270 mA
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	BICMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	宽度：	5 mm

AD8372 数据手册

AD8372

SERIAL CONTROL INTERFACE TIMING

t_CLK

t_PW

CLK1 OR CLK2

LCH1 OR LCH2

t_LH

t_LS

t_DS

t_DH

SDI1 OR SDI2

NOTES

WRITE BIT

DON'T CARE

LSB

LSB + 1

LSB + 2

MSB – 2

MSB – 1

MSB

1. THE FIRST SDI BIT DETERMINES WHETHER THE PART IS WRITING TO OR READING FROM THE INTERNAL GAIN WORD REGISTER. FOR A

WRITE OPERATION, THE FIRST BIT SHOULD BE A HIGH LOGIC LEVEL, FOR A READ OPERATION THE FIRST BIT SHOULD BE A LOGIC 1.

THE GAIN WORD BIT IS THEN REGISTERED INTO THE SDI PIN ON THE NEXT RISING CLOCK.

Figure 2. Write Mode Timing Diagram

t_LH

t_PW

t_CLK

t_D

CLK1 OR CLK2

LCH1 OR LCH2

SDI1 OR SDI2

t_LS

t_DS

t_DH

READ BIT

LSB

LSB + 2

MSB

SDO1 OR SDO2

NOTES

LSB + 1

MSB – 2

MSB – 1

1. THE GAIN WORD BIT IS UPDATED AT THE SDO PIN ON THE FALLING CLOCK EDGE.

Figure 3. Read Mode Timing Diagram

Table 3. Serial Programming Timing Parameters

Parameter

Min

Unit

Clock Pulse Width (t_PW

)

Clock Period (t_CK

Write Mode

)

Setup Time Data vs. Clock (t_DS

Hold Time Data vs. Clock (t_DH

Setup Time Latch vs. Clock (t_LS)

)

0.0

1.6

−1.8

2.0

)

Hold Time Latch vs. Clock (t_LH

Read Mode

)

Clock to Data Out (t_D)

4.5

Rev. 0 | Page 5 of 16

1 2 3 456 7 8...16

下载PDF

与AD8372相关器件

型号	品牌	描述	获取价格	数据表
AD8372_17	ADI	Programmable Dual VGA	获取价格
AD8372ACPZ-R7	ROCHESTER	SPECIALTY ANALOG CIRCUIT, QCC32, 5 X 5 MM, ROHS COMPLIANT, MO-220VHHD-2, LFCSP-32	获取价格
AD8372ACPZ-R7	ADI	Programmable Dual VGA	获取价格
AD8372ACPZ-R71	ADI	41 dB Range, 1 dB Step Size, Programmable Dual VGA	获取价格
AD8372ACPZ-WP	ADI	Programmable Dual VGA	获取价格
AD8372ACPZ-WP1	ADI	41 dB Range, 1 dB Step Size, Programmable Dual VGA	获取价格