5秒后页面跳转
捷配首页

Datasheet > 转换器 > 数模转换器> AD5331
AD5331 PDF预览

AD5331

更新时间： 2024-01-18 00:20:14
品牌 Logo 应用领域
亚德诺 - ADI /
页数 文件大小 规格书
20页 352K
描述
2.5 V to 5.5 V, 115 uA, Parallel Interface Single Voltage-Output 8-/10-/12-Bit DACs

阅读下载

获取价格

AD5331 技术参数

是否无铅： 含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：TSSOP
包装说明：TSSOP, SSOP20,.25针数：20
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.3
转换器类型：D/A CONVERTER输入位码：BINARY
输入格式：PARALLEL, WORDJESD-30 代码：R-PDSO-G20
JESD-609代码：e3长度：6.5 mm
最大线性误差 (EL)：0.29%湿度敏感等级：1
位数：10功能数量：1
端子数量：20最高工作温度：105 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：SSOP20,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：260电源：3/5 V
认证状态：Not Qualified座面最大高度：1.2 mm
最大稳定时间：9 µs标称安定时间 (tstl)：7 µs
子类别：Other Converters最大压摆率：0.25 mA
标称供电电压：3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Matte Tin (Sn)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：40宽度：4.4 mm
Base Number Matches：1

AD5331 数据手册

 浏览型号AD5331的Datasheet PDF文件第1页浏览型号AD5331的Datasheet PDF文件第3页浏览型号AD5331的Datasheet PDF文件第4页浏览型号AD5331的Datasheet PDF文件第5页浏览型号AD5331的Datasheet PDF文件第6页浏览型号AD5331的Datasheet PDF文件第7页 
AD5330/AD5331/AD5340/AD5341–SPECIFICATIONS  
(VDD = 2.5 V to 5.5 V, VREF = 2 V. RL = 2 k⍀ to GND; CL = 200 pF to GND; all specifications TMIN to TMAX unless otherwise noted.)  
B Version2  
Parameter1  
Min  
Typ  
Max  
Unit  
Conditions/Comments  
DC PERFORMANCE3, 4  
AD5330  
Resolution  
8
Bits  
LSB  
LSB  
Relative Accuracy  
Differential Nonlinearity  
AD5331  
0.15  
0.02  
1
0.25  
Guaranteed Monotonic By Design Over All Codes  
Guaranteed Monotonic By Design Over All Codes  
Guaranteed Monotonic By Design Over All Codes  
Resolution  
10  
0.5  
0.05  
Bits  
LSB  
LSB  
Relative Accuracy  
Differential Nonlinearity  
AD5340/AD5341  
Resolution  
Relative Accuracy  
Differential Nonlinearity  
Offset Error  
4
0.5  
12  
2
0.2  
0.4  
0.15  
10  
10  
–12  
–5  
–60  
Bits  
LSB  
LSB  
% of FSR  
% of FSR  
mV  
16  
1
3
1
60  
Gain Error  
Lower Deadband5  
Upper Deadband  
Offset Error Drift6  
Gain Error Drift6  
DC Power Supply Rejection Ratio6  
Lower Deadband Exists Only if Offset Error Is Negative  
VDD = 5 V. Upper Deadband Exists Only if VREF = VDD  
60  
mV  
ppm of FSR/°C  
ppm of FSR/°C  
dB  
∆VDD = 10%  
DAC REFERENCE INPUT6  
VREF Input Range  
1
0.25  
VDD  
VDD  
V
V
Buffered Reference (AD5330, AD5340, and AD5341)  
Unbuffered Reference  
VREF Input Impedance  
>10  
180  
90  
MΩ  
kΩ  
kΩ  
dB  
Buffered Reference (AD5330, AD5340, and AD5341)  
Unbuffered Reference. Gain = 1, Input Impedance = RDAC  
Unbuffered Reference. Gain = 2, Input Impedance = RDAC  
Frequency = 10 kHz  
Reference Feedthrough  
–90  
OUTPUT CHARACTERISTICS6  
Minimum Output Voltage4, 7  
Maximum Output Voltage4, 7  
DC Output Impedance  
0.001  
VDD–0.001  
V min  
V max  
Ω
Rail-to-Rail Operation  
0.5  
25  
15  
2.5  
5
Short Circuit Current  
mA  
mA  
µs  
VDD = 5 V  
VDD = 3 V  
Power-Up Time  
Coming Out of Power-Down Mode. VDD = 5 V  
Coming Out of Power-Down Mode. VDD = 3 V  
µs  
LOGIC INPUTS6  
Input Current  
VIL, Input Low Voltage  
1
µA  
V
V
0.8  
0.6  
0.5  
VDD = 5 V 10%  
VDD = 3 V 10%  
VDD = 2.5 V  
V
VIH, Input High Voltage  
2.4  
2.1  
2.0  
V
V
V
VDD = 5 V 10%  
VDD = 3 V 10%  
VDD = 2.5 V  
Pin Capacitance  
3
pF  
POWER REQUIREMENTS  
VDD  
2.5  
5.5  
V
IDD (Normal Mode)  
VDD = 4.5 V to 5.5 V  
VDD = 2.5 V to 3.6 V  
DACs active and excluding load currents. Unbuffered  
Reference. VIH = VDD, VIL = GND.  
IDD increases by 50 µA at VREF > VDD – 100 mV.  
In Buffered Mode extra current is (5 + VREF/RDAC) µA,  
where RDAC is the resistance of the resistor string.  
140  
115  
250  
200  
µA  
µA  
IDD (Power-Down Mode)  
VDD = 4.5 V to 5.5 V  
VDD = 2.5 V to 3.6 V  
0.2  
0.08  
1
1
µA  
µA  
NOTES  
1See Terminology section.  
2Temperature range: B Version: –40°C to +105°C; typical specifications are at 25°C.  
3Linearity is tested using a reduced code range: AD5330 (Code 8 to 255); AD5331 (Code 28 to 1023); AD5340/AD5341 (Code 115 to 4095).  
4DC specifications tested with output unloaded.  
5This corresponds to x codes. x = Deadband voltage/LSB size.  
6Guaranteed by design and characterization, not production tested.  
7In order for the amplifier output to reach its minimum voltage, Offset Error must be negative. In order for the amplifier output to reach its maximum voltage, VREF = VDD and  
“Offset plus Gain” Error must be positive.  
Specifications subject to change without notice.  
–2–  
REV. 0  
1234567...20

下载PDF

与AD5331相关器件

型号 品牌 描述 获取价格 数据表
AD5331BRU ADI 2.5 V to 5.5 V, 115 uA, Parallel Interface Single Voltage-Output 8-/10-/12-Bit DACs

获取价格
AD5331BRU ROCHESTER PARALLEL, WORD INPUT LOADING, 7 us SETTLING TIME, 10-BIT DAC, PDSO20, PLASTIC, TSSOP-20

获取价格
AD5331BRU-REEL ADI 2.5 V to 5.5 V, 115 μA, Parallel Interface S

获取价格
AD5331BRU-REEL7 ADI 2.5 V to 5.5 V, 115 μA, Parallel Interface S

获取价格
AD5331BRUZ ADI 2.5V to 5.5V, 115µA Parallel Interface Single Voltage Output 10-Bit DAC

获取价格
AD5331BRUZ ROCHESTER PARALLEL, WORD INPUT LOADING, 7 us SETTLING TIME, 10-BIT DAC, PDSO20, PLASTIC, TSSOP-20

获取价格

与AD5331相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证