5秒后页面跳转
捷配首页

Datasheet > 转换器 > 数模转换器> AD5322BRM
AD5322BRM PDF预览

AD5322BRM

更新时间： 2024-02-19 22:22:14
品牌 Logo 应用领域
亚德诺 - ADI 转换器数模转换器光电二极管
页数 文件大小 规格书
16页 211K
描述
+2.5 V to +5.5 V, 230 uA Dual Rail-to-Rail, Voltage Output 8-/10-/12-Bit DACs

阅读下载

获取价格

AD5322BRM 技术参数

是否无铅： 含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：TSSOP
包装说明：TSSOP, TSSOP10,.19,20针数：10
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.25
最大模拟输出电压：5.499 V最小模拟输出电压：0.001 V
转换器类型：D/A CONVERTER输入位码：BINARY
输入格式：SERIALJESD-30 代码：S-PDSO-G10
JESD-609代码：e3长度：3 mm
最大线性误差 (EL)：0.1953%湿度敏感等级：1
位数：12功能数量：1
端子数量：10最高工作温度：105 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：TSSOP10,.19,20
封装形状：SQUARE封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：260电源：2.5/5.5 V
认证状态：Not Qualified座面最大高度：1.1 mm
最大稳定时间：10 µs标称安定时间 (tstl)：8 µs
子类别：Other Converters最大压摆率：0.45 mA
标称供电电压：3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Matte Tin (Sn)端子形式：GULL WING
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：3 mm
Base Number Matches：1

AD5322BRM 数据手册

 浏览型号AD5322BRM的Datasheet PDF文件第1页浏览型号AD5322BRM的Datasheet PDF文件第3页浏览型号AD5322BRM的Datasheet PDF文件第4页浏览型号AD5322BRM的Datasheet PDF文件第5页浏览型号AD5322BRM的Datasheet PDF文件第6页浏览型号AD5322BRM的Datasheet PDF文件第7页 
(VDD = +2.5 V to +5.5 V; VREF = +2 V; RL = 2 k⍀  
AD5302/AD5312/AD5322–SPECIFICATIONS  
to GND; CL = 200 pF to GND; all specifications TMIN to TMAX unless otherwise noted.)  
B Version2  
Parameter1  
Min  
Typ  
Max  
Units  
Conditions/Comments  
DC PERFORMANCE3, 4  
AD5302  
Resolution  
8
Bits  
Relative Accuracy  
Differential Nonlinearity  
AD5312  
±0.15  
±0.02  
±1  
±0.25  
LSB  
LSB  
Guaranteed Monotonic by Design Over All Codes  
Guaranteed Monotonic by Design Over All Codes  
Resolution  
10  
±0.5  
±0.05  
Bits  
LSB  
LSB  
Relative Accuracy  
Differential Nonlinearity  
AD5322  
±3  
±0.5  
Resolution  
12  
Bits  
Relative Accuracy  
Differential Nonlinearity  
Offset Error  
±2  
±12  
±1  
±3  
±1  
60  
LSB  
LSB  
±0.2  
±0.4  
±0.15  
10  
–12  
–5  
Guaranteed Monotonic by Design Over All Codes  
See Figures 2 and 3  
See Figures 2 and 3  
% of FSR  
% of FSR  
mV  
ppm of FSR/°C  
ppm of FSR/°C  
dB  
Gain Error  
Lower Deadband  
Offset Error Drift5  
Gain Error Drift5  
Power Supply Rejection Ratio5  
DC Crosstalk5  
See Figures 2 and 3  
–60  
30  
∆VDD = ±10%  
µV  
DAC REFERENCE INPUTS5  
VREF Input Range  
1
0
VDD  
VDD  
V
V
MΩ  
kΩ  
dB  
dB  
Buffered Reference Mode  
Unbuffered Reference Mode  
Buffered Reference Mode  
Unbuffered Reference Mode, Input Impedance = RDAC  
Frequency = 10 kHz  
Frequency = 10 kHz  
VREF Input Impedance  
>10  
180  
–90  
–80  
Reference Feedthrough  
Channel-to-Channel Isolation  
OUTPUT CHARACTERISTICS5  
Minimum Output Voltage6  
Maximum Output Voltage6  
DC Output Impedance  
0.001  
VDD – 0.001  
V min  
V max  
Ω
mA  
mA  
µs  
This is a measure of the minimum and maximum  
drive capability of the output amplifier.  
0.5  
50  
20  
2.5  
5
Short Circuit Current  
VDD = +5 V  
VDD = +3 V  
Power-Up Time  
Coming Out of Power-Down Mode. VDD = +5 V  
Coming Out of Power-Down Mode. VDD = +3 V  
µs  
LOGIC INPUTS5  
Input Current  
VIL, Input Low Voltage  
±1  
µA  
V
V
0.8  
0.6  
0.5  
VDD = +5 V ± 10%  
VDD = +3 V ± 10%  
VDD = +2.5 V  
V
VIH, Input High Voltage  
Pin Capacitance  
2.4  
2.1  
2.0  
V
V
V
pF  
VDD = +5 V ± 10%  
VDD = +3 V ± 10%  
VDD = +2.5 V  
2
3.5  
5.5  
POWER REQUIREMENTS  
VDD  
IDD (Normal Mode)  
VDD = +4.5 V to +5.5 V  
VDD = +2.5 V to +3.6 V  
2.5  
V
IDD Specification Is Valid for All DAC Codes  
Both DACs Active and Excluding Load Currents  
Both DACs in Unbuffered Mode. VIH = VDD and  
VIL = GND. In Buffered Mode, extra current is  
300  
230  
450  
350  
µA  
µA  
typically x µA per DAC where x = 5 µA + VREF/RDAC  
.
IDD (Full Power-Down)  
VDD = +4.5 V to +5.5 V  
VDD = +2.5 V to +3.6 V  
0.2  
0.05  
1
1
µA  
µA  
NOTES  
1See Terminology.  
2Temperature range: B Version: –40°C to +105°C.  
3DC specifications tested with the outputs unloaded.  
4Linearity is tested using a reduced code range: AD5302 (Code 8 to 248); AD5312 (Code 28 to 995); AD5322 (Code 115 to 3981).  
5Guaranteed by design and characterization, not production tested.  
6In order for the amplifier output to reach its minimum voltage, Offset Error must be negative. In order for the amplifier output to reach its maximum voltage,  
VREF = VDD and “Offset plus Gain” Error must be positive.  
Specifications subject to change without notice.  
–2–  
REV. 0  
1234567...16

下载PDF

与AD5322BRM相关器件

型号 品牌 描述 获取价格 数据表
AD5322BRM-REEL ADI 2.5 V to 5.5 V, 230 μA, Dual Rail-to-Rail, V

获取价格
AD5322BRM-REEL7 ADI 2.5 V to 5.5 V, 230 μA, Dual Rail-to-Rail, V

获取价格
AD5322BRM-REEL7 ROCHESTER SERIAL INPUT LOADING, 8 us SETTLING TIME, 12-BIT DAC, PDSO10, MO-187BA, MSOP-10

获取价格
AD5322BRMZ ADI 2.5 V to 5.5 V, 230 μA, Dual Rail-to-Rail, V

获取价格
AD5322BRMZ ROCHESTER SERIAL INPUT LOADING, 8 us SETTLING TIME, 12-BIT DAC, PDSO10, ROHS COMPLIANT, MO-187BA, MS

获取价格
AD5322BRMZ-REEL ADI 2.5 V to 5.5 V, 230 μA, Dual Rail-to-Rail, V

获取价格

与AD5322BRM相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证