5秒后页面跳转
AD1877JR PDF预览

AD1877JR

更新时间: 2024-02-21 07:58:44
品牌 Logo 应用领域
亚德诺 - ADI /
页数 文件大小 规格书
18页 254K
描述
Single-Supply 16-Bit Stereo ADC

AD1877JR 技术参数

是否无铅: 不含铅是否Rohs认证: 符合
生命周期:Obsolete零件包装代码:SOIC
包装说明:SOP, SOP28,.4针数:28
Reach Compliance Code:compliantECCN代码:EAR99
HTS代码:8542.39.00.01风险等级:8.03
最大模拟输入电压:4.1 V转换器类型:A/D CONVERTER
JESD-30 代码:R-PDSO-G28JESD-609代码:e3
湿度敏感等级:1位数:16
功能数量:2端子数量:28
最高工作温度:70 °C最低工作温度:
输出位码:OFFSET BINARY封装主体材料:PLASTIC/EPOXY
封装代码:SOP封装等效代码:SOP28,.4
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
峰值回流温度(摄氏度):225电源:5 V
认证状态:Not Qualified子类别:Analog to Digital Converters
标称供电电压:5 V表面贴装:YES
技术:CMOS温度等级:COMMERCIAL
端子面层:MATTE TIN端子形式:GULL WING
端子节距:1.27 mm端子位置:DUAL
处于峰值回流温度下的最长时间:NOT SPECIFIEDBase Number Matches:1

AD1877JR 数据手册

 浏览型号AD1877JR的Datasheet PDF文件第12页浏览型号AD1877JR的Datasheet PDF文件第13页浏览型号AD1877JR的Datasheet PDF文件第14页浏览型号AD1877JR的Datasheet PDF文件第15页浏览型号AD1877JR的Datasheet PDF文件第17页浏览型号AD1877JR的Datasheet PDF文件第18页 
AD1877  
LRCK  
INPUT  
BCLK  
RDEDGE = LO  
31  
32  
1
2
3
4
5
16  
17  
18  
19  
20  
21  
32  
1
2
INPUT  
BCLK  
RDEDGE = HI  
PREVIOUS DATA  
LSB  
MSB-14  
LEFT DATA  
MSB-1 MSB-2 MSB-3 MSB-4  
RIGHT DATA  
LEFT DATA  
MSB  
SOUT  
OUTPUT  
MSB  
LSB  
MSB  
LSB  
MSB-1 MSB-2 MSB-3 MSB-4  
MSB-1  
WCLK  
OUTPUT  
HI  
HI  
LEFT TAG  
LSB  
RIGHT TAG  
MSB LSB  
LEFT TAG  
TAG  
OUTPUT  
MSB  
MSB  
LSB  
Figure 15. Serial Data Output Timing: Slave Mode, Left-Justified with No MSB Delay,  
32-Bit Frame Mode, S/M = Hl, RLJUST = LO, MSBDLY = Hl  
LRCK  
INPUT  
BCLK  
RDEDGE = LO  
32  
1
2
3
4
5
6
17  
18  
19  
20  
21  
22  
1
2
3
INPUT  
BCLK  
RDEDGE = HI  
PREVIOUS DATA  
LSB  
MSB-14  
LEFT DATA  
MSB-1 MSB-2 MSB-3 MSB-4  
RIGHT DATA  
LEFT DATA  
MSB  
SOUT  
OUTPUT  
MSB  
LSB  
MSB  
LSB  
MSB-1 MSB-2 MSB-3 MSB-4  
MSB-1  
WCLK  
OUTPUT  
HI  
HI  
LEFT TAG  
MSB  
RIGHT TAG  
MSB LSB  
LEFT TAG  
MSB  
RIGHT TAG  
LSB MSB  
TAG  
OUTPUT  
LSB  
Figure 16. Serial Data Output Timing: Slave Mode, I2S-Justified, 32-Bit Frame Mode,  
S/M = Hl, RLJUST= LO, MSBDLY = LO  
CLKIN  
INPUT  
tDLYCKB  
BCLK OUTPUT (64 x F  
)
tBPWL  
S
RDEDGE = LO  
BCLK OUTPUT (64 x F  
XMIT  
XMIT  
XMIT  
XMIT  
tBPWH  
)
S
RDEDGE = HI  
tBPWH  
tBPWL  
LRCK  
OUTPUT  
tDLYBWR  
tDLYBWF  
tDLYBLR  
WCLK  
OUTPUT  
tDLYDT  
DATA & TAG  
OUTPUTS  
Figure 17. Master Mode Clock Timing  
–16–  
REV. A  

与AD1877JR相关器件

型号 品牌 描述 获取价格 数据表
AD1877JRZ-RL ADI IC IC,A/D CONVERTER,DUAL,16-BIT,CMOS,SOP,28PIN, Analog to Digital Converter

获取价格

AD1878 ADI High Performance 16-/18-Bit Stereo ADCs

获取价格

AD1878JD ADI High Performance 16-/18-Bit Stereo ADCs

获取价格

AD1879 ADI High Performance 16-/18-Bit Stereo ADCs

获取价格

AD1879* ADI High Performance 16-/18-Bit ## Stereo ADCs

获取价格

AD1879JD ADI High Performance 16-/18-Bit Stereo ADCs

获取价格