R/C NETWORKS
表面実装形薄膜抵抗/コンデンサネットワーク
KOA’s Integrated Passive Components
KPC
■定格ꢀRatings
● 抵抗ネットワーク、抵抗コンデンサネットワーク共通ꢀCom m on to both ResistorNetworksand Resistor/CapacitorNetworks
パッケージꢀPackage
TSSOP
T20
QSOP
Q20
SOIC
N16
SOT-23
S03
外形記号ꢀPackage Symbol
パッケージ定格電力 Package Power Rating
T16
T24
Q16
Q24
N08
N14
W16
W20
0.8W
1.0W
1.0W
0.8W
1.0W
1.0W
0.4W
0.6W
0.8W
1.0W
1.2W
0.2W
2
抵抗値範囲
10Ω～1kΩ
1.1kΩ～
定格電力ꢀ200m W /素子、PowerRating 200m W /ResistorElem ent*
2
Resistance Range
定格電力ꢀ 50m W /素子、PowerRating 50m W /ResistorElem ent*
最高使用電圧ꢀMax. Working Voltage 100V
√定‾格‾電‾力‾×‾公‾称‾抵‾‾抗‾値、但し、最高使用電圧を超えないこと。
√R‾a‾ted‾P‾ow‾er‾×‾No‾m‾ina‾lR‾es‾is‾tan‾ce‾V‾alu‾e, Rated Voltage should notexceed M ax. W orking Voltage.
定格電圧ꢀꢀꢀRated Voltage
定格周囲温度ꢀRated Ambient Temp. ＋70℃
使用温度範囲ꢀ Operating Temp. Range －40℃～＋125℃
上記は複層基 板（EIA/JESD51）使用時の熱抵抗を基 準にしています。単層基 板を御 使用時にはお問い合わせいただき、負荷電力を軽減してお使い下さい。
*2）素子毎の負荷電力の合計が、パッケージ定格
電力を超えない条件で御 使用下さい。
Above ratings are based on the thermal resistances using a multi-layer circuit board (EIA/JESD51). For mounting on a mono-layer board, power derating shall be
needed. Please inquire of us about conditions.
*2）Total power consumption of all elements should not exceed the package power rating.
● 抵抗ネットワークꢀResistorNetworks
相対抵抗値許容差（オプション）
最小0.05％
端子数
Number
of Pins
抵抗温度係数
T.C.R.
（×10 /K）
抵抗値範囲および絶対許容差
Resistance Range（Ω）E24 and Absolute Tolerance
回路記号
Circuit Code
－6
相対T.C.R（. オプション）
B:±0.1% C:±0.25% D:±0.5% F:±1% G:±2%, J :±5%
－6
最小5×10 /K
T:±10
E:±25
C:±50
H:±100
T:±10
E:±25
C:±50
H:±100
T:±10
E:±25
C:±50
H:±100
510～100k
100～510k
Relative Resistance Tolerance (Optional)
Minimum 0.05％
8, 14, 16
20, 24
51～1M
51～1M
Relative T.C.R. (Optional)
30～1M
10～1M
－6
Minimum 5×10 /K
RIA
510～100k
510～100k
100～100k
51～200k
51～200k
1k～30k
30～200k 10～200k
RBA
RBB
8, 14, 16,
20, 24
100～100k
510～30k
51～200k
51～200k
30～200k 10～200k
端子数
Number
of Pins
抵抗温度係数
T.C.R.
（×10 /K）
抵抗値範囲および絶対許容差
Resistance Range（Ω）E24 and Resistance Tolerance
回路記号
Circuit Code
－6
B:±0.1% C:±0.25% D:±0.5% F:±1% G:±2%, J :±5%
E:±25
C:±50
H:±100
E:±25
C:±50
H:±100
T:±10
E:±25
C:±50
H:±100
R1＝
.
RDA
RTX
16, 20
3
―
―
―
―
―
―
―
R1 :R2＝1 :1～1 :4
150～10k
100～40k
51～50k
R1 :R2＝1 :1～1 :2
パッケージ内トータル抵抗値最大50kΩ
M ax. totalresistance in a package 50kΩ
1k～40k
R1 :R2＝1 :1～1 :10
100～150k
100～150k
51～200k
30～200k
RTY
3
パッケージ内トータル抵抗値最大200kΩ
M ax. totalresistance in a package 200kΩ
1k～150k
51～200k
● 抵抗コンデンサネットワークꢀResistor/CapacitorNetworks
抵抗値範囲
Resistance Range
（Ω）E12
抵抗値許容差
Resistance
Tolerance
静電容量 範囲ꢀCapacitance Range（pF）E12
静電容量 許容差
Capacitance
Tolerance
回路記号
TSSOP, QSOP
T20, Q20
SOIC-N, W
Circuit Code
T16, Q16
22～120
22～150
22～180
22～220
T24, Q24
N08,N16,W16,W20
ACA
ACB
22～100
22～150
M :±20%
22～220
22～220
M :±20%
ACC
22～120
22～220
TFA, LFA
回路、パッケージによっては更に高い抵抗値、静電容量も可能です。 Depending on the circuit and package, much higher resistances and capacitances are possible.
カスタム品（回路）についてはお問い合わせ下さい。 Please inquire of us about your custom devices and circuits.
本カタログに掲載の仕様は予告なく変更する場合があります。御注文及び御使用前に、納入仕様書などで内容を御確認下さい。
Specificationsgiven herein m aybe changed atanytim e withoutpriornotice. Please confirm technicalspecificationsbefore you orderand/oruse.
www.koanet.co.jp
5秒后页面跳转
STM32H743技术深度剖析与应用案例探索
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
74HC14芯片资料介绍：性能特性分析、引脚介绍
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
数据手册
如果您发现信息不准确，
