Datasheet > A43L3616AG-6UF

A43L3616AG-6UF

更新时间： 2024-02-09 15:39:08

品牌	Logo	应用领域
联笙电子 - AMICC		动态存储器内存集成电路
页数	文件大小	规格书
41页	629K
描述
DRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

A43L3616AG-6UF 技术参数

是否Rohs认证：	符合	生命周期：	Contact Manufacturer
包装说明：	VFBGA,	Reach Compliance Code：	unknown
风险等级：	5.75	访问模式：	FOUR BANK PAGE BURST
最长访问时间：	5.4 ns	其他特性：	AUTO/SELF REFRESH
JESD-30 代码：	S-PBGA-B54	长度：	8 mm
内存密度：	134217728 bit	内存集成电路类型：	SYNCHRONOUS DRAM
内存宽度：	16	功能数量：	1
端口数量：	1	端子数量：	54
字数：	8388608 words	字数代码：	8000000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	8MX16
封装主体材料：	PLASTIC/EPOXY	封装代码：	VFBGA
封装形状：	SQUARE	封装形式：	GRID ARRAY, VERY THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	NOT SPECIFIED	座面最大高度：	1 mm
自我刷新：	YES	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	8 mm
Base Number Matches：	1

A43L3616AG-6UF 数据手册

A43L3616A Series

AC Operating Test Conditions

(VDD = 3.3V ±0.3V, TA = 0°C to +70°C, -40°C to +85°C for industrial temperature range or -40°C to +85°C for automotive

temperature range)

Parameter

Value

AC input levels

VIH/VIL = 2.4V/0.4V

1.4V

Input timing measurement reference level

Input rise and all time (See note3)

Output timing measurement reference level

Output load condition

tr/tf = 1ns/1ns

1.4V

See Fig.2

3.3V

V^OH(DC) = 2.4V, IOH = -2mA

V^OL(DC) = 0.4V, IOL = 2mA

V^TT=1.4V

1200Ω

50Ω

Output

ZO=50Ω

OUTPUT

50pF

870Ω

50pF

(Fig. 2) AC Output Load Circuit

(Fig. 1) DC Output Load Circuit

AC Characteristics

(AC operating conditions unless otherwise noted)

-6

-7

-75

CAS

Latency

Symbol

tCC

Parameter

Unit

Note

Min

Max

Min

Max

Min

7.5

Max

CLK cycle time

1000

5.4

CLK to valid

Output delay

tSAC

1,2

2.5

tOH

Output data hold time

tCH

tCL

CLK high pulse width

CLK low pulse width

Input setup time

2.5

1.5

2.5

1.5

2.5

1.5

2, 3

tSS

tSH

tSLZ

Input hold time

CLK to output in Low-Z

5.4

tSHZ

CLK to output In Hi-Z

*All AC parameters are measured from half to half.

Note : 1. Parameters depend on programmed CAS latency.

2. If clock rising time is longer than 1ns, (tr/2-0.5)ns should be added to the parameter.

3. Assumed input rise and fall time (tr & tf) = 1ns.

If tr & tf is longer than 1ns, transient time compensation should be considered,

i.e., [(tr + tf)/2-1]ns should be added to the parameter.

PRELIMINARY (November, 2011, Version 0.8)

AMIC Technology, Corp.

1...5 6 789 10 11...41

下载PDF

与A43L3616AG-6UF相关器件

型号	品牌	描述	获取价格	数据表
A43L3616AG-75F	AMICC	DRAM	获取价格
A43L3616AG-75UF	AMICC	DRAM	获取价格
A43L3616AG-7AF	AMICC	DRAM	获取价格
A43L3616AG-7F	AMICC	DRAM	获取价格
A43L3616AG-7UF	AMICC	DRAM	获取价格
A43L3616AV-6F	AMICC	DRAM	获取价格