5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> 9DB102BGILF
9DB102BGILF PDF预览

9DB102BGILF

更新时间： 2024-02-28 13:49:37
品牌 Logo 应用领域
艾迪悌 - IDT 时钟驱动器逻辑集成电路光电二极管PC
页数 文件大小 规格书
13页 186K
描述
Two Output Differential Buffer for PCIe Gen1 & Gen2

阅读下载

获取价格

9DB102BGILF 技术参数

是否Rohs认证： 符合生命周期：Obsolete
包装说明：TSSOP, TSSOP20,.25Reach Compliance Code：compliant
风险等级：5.84JESD-30 代码：R-PDSO-G20
JESD-609代码：e3湿度敏感等级：1
端子数量：20最高工作温度：70 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：TSSOP20,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
电源：3.3 V认证状态：Not Qualified
子类别：Clock Drivers标称供电电压 (Vsup)：3.3 V
表面贴装：YES温度等级：COMMERCIAL
端子面层：Matte Tin (Sn) - annealed端子形式：GULL WING
端子节距：0.635 mm端子位置：DUAL
Base Number Matches：1

9DB102BGILF 数据手册

 浏览型号9DB102BGILF的Datasheet PDF文件第1页浏览型号9DB102BGILF的Datasheet PDF文件第3页浏览型号9DB102BGILF的Datasheet PDF文件第4页浏览型号9DB102BGILF的Datasheet PDF文件第5页浏览型号9DB102BGILF的Datasheet PDF文件第6页浏览型号9DB102BGILF的Datasheet PDF文件第7页 
ICS9DB102  
Two Output Differential Buffer for PCIe Gen1 & Gen2  
Pin Configuration  
Power Groups  
Pin Number  
PLL_BW 1  
CLK_INT 2  
CLK_INC 3  
20 VDDA  
19 GNDA  
Description  
VDD  
GND  
5,9,12,16  
9
6,15  
6
PCI Express Outputs  
SMBUS  
IREF  
18 IREF  
17 **CLKREQ1#  
4
5
**CLKREQ0#  
VDD  
20  
20  
19  
19  
Analog VDD & GND for PLL core  
16  
15 GND  
VDD  
GND 6  
7
14  
13  
PCIEXT0  
PCIEXC0  
VDD  
PCIEXT1  
PCIEXC1  
8
9
10  
12 VDD  
11 SMBCLK  
SMBDAT  
Note: Pins preceeded by '**' have internal  
120K ohm pull down resistors  
20-pin SSOP & TSSOP  
Pin Description  
PIN #  
PIN NAME  
PIN TYPE  
DESCRIPTION  
3.3V input for selecting PLL Band Width  
0 = low, 1= high  
1
PLL_BW  
INPUT  
2
3
CLK_INT  
CLK_INC  
INPUT  
INPUT  
"True" reference clock input.  
"Complementary" reference clock input.  
Output enable for SRC/PCI Express output pair '0'  
0 = enabled, 1 = tri-stated  
4
**CLKREQ0#  
INPUT  
5
VDD  
POWER  
POWER  
OUTPUT  
OUTPUT  
POWER  
I/O  
Power supply, nominal 3.3V  
6
GND  
Ground pin.  
7
PCIEXT0  
PCIEXC0  
VDD  
True clock of differential PCI_Express pair.  
8
Complement clock of differential PCI_Express pair.  
Power supply, nominal 3.3V  
9
10  
11  
12  
13  
14  
15  
16  
SMBDAT  
SMBCLK  
VDD  
Data pin of SMBUS circuitry, 5V tolerant  
Clock pin of SMBUS circuitry, 5V tolerant  
Power supply, nominal 3.3V  
INPUT  
POWER  
OUTPUT  
OUTPUT  
POWER  
POWER  
PCIEXC1  
PCIEXT1  
GND  
Complement clock of differential PCI_Express pair.  
True clock of differential PCI_Express pair.  
Ground pin.  
VDD  
Power supply, nominal 3.3V  
Output enable for SRC/PCI Express output pair '1'  
0 = enabled, 1 = tri-stated  
17  
**CLKREQ1#  
IREF  
INPUT  
This pin establishes the reference current for the differential current-  
mode output pairs. This pin requires a fixed precision resistor tied to  
ground in order to establish the appropriate current. 475 ohms is the  
standard value.  
18  
OUTPUT  
19  
20  
GNDA  
VDDA  
POWER  
POWER  
Ground pin for the PLL core.  
3.3V power for the PLL core.  
Note:  
Pins preceeded by '**' have internal 120K ohm pull down resistors  
IDT® Two Output Differential Buffer for PCIe Gen1 & Gen2  
852 REV K 04/01/10  
2
1234567...13

下载PDF

与9DB102BGILF相关器件

型号 品牌 描述 获取价格 数据表
9DB102BGILFT IDT Two Output Differential Buffer for PCIe Gen1 & Gen2

获取价格
9DB102BGLF IDT Two Output Differential Buffer for PCIe Gen1 & Gen2

获取价格
9DB102BGLFT IDT Two Output Differential Buffer for PCIe Gen1 & Gen2

获取价格
9DB102FLFT IDT Clock Driver, PDSO20

获取价格
9DB102GLFT IDT Clock Driver, PDSO20

获取价格
9DB102GT IDT Clock Driver, PDSO20

获取价格

与9DB102BGILF相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证