5秒后页面跳转
捷配首页

Datasheet > 879893AYIT
879893AYIT PDF预览

879893AYIT

更新时间： 2024-01-14 14:32:55
品牌 Logo 应用领域
艾迪悌 - IDT 驱动逻辑集成电路
页数 文件大小 规格书
18页 2851K
描述
Clock Driver, 879893 Series, 12 True Output(s), 0 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40 MM HEIGHT, MS-026, LQFP-48

阅读下载

获取价格

879893AYIT 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Active零件包装代码：QFP
包装说明：LFQFP, QFP48,.35SQ,20针数：48
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.32
其他特性：ALSO OPERATES AT 3.3V SUPPLY系列：879893
输入调节：MUXJESD-30 代码：S-PQFP-G48
JESD-609代码：e0长度：7 mm
逻辑集成电路类型：CLOCK DRIVER最大I（ol）：0.024 A
湿度敏感等级：3功能数量：1
反相输出次数：端子数量：48
实输出次数：12最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：LFQFP
封装等效代码：QFP48,.35SQ,20封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE, FINE PITCH峰值回流温度（摄氏度）：240
电源：2.5/3.3 VProp。Delay @ Nom-Sup：0.13 ns
传播延迟（tpd）：0.13 ns认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.05 ns座面最大高度：1.6 mm
子类别：Clock Drivers最大供电电压 (Vsup)：2.625 V
最小供电电压 (Vsup)：2.375 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn85Pb15)端子形式：GULL WING
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：20宽度：7 mm
最小 fmax：200 MHzBase Number Matches：1

879893AYIT 数据手册

 浏览型号879893AYIT的Datasheet PDF文件第1页浏览型号879893AYIT的Datasheet PDF文件第2页浏览型号879893AYIT的Datasheet PDF文件第4页浏览型号879893AYIT的Datasheet PDF文件第5页浏览型号879893AYIT的Datasheet PDF文件第6页浏览型号879893AYIT的Datasheet PDF文件第7页 
ICS879893I  
LOW SKEW, 1-TO-12 (IDCS) LVCMOS/LVTTL CLOCK GENERATOR  
Table 1. Pin Descriptions  
Number  
Name  
Type  
Description  
1, 12, 16,  
20, 29, 32,  
37, 41, 45  
GND  
Power  
Power supply ground.  
2
3
QFB  
FB  
Output  
Input  
Clock feedback output. LVCMOS / LVTTL interface levels.  
Pulldown Feedback control input. LVCMOS / LVTTL interface levels.  
Manual alarm input. Selects automatic switch mode or manual reference  
clock. Clock failure detection, and nALARM_RST and CLK_IND output  
4
nMAN/A  
Input  
Pullup  
flags are enabled. When LOW, IDCS is disabled. When HIGH, IDCS is  
enabled. IDCS overrides REF_SEL on a clock failure. IDCS operation  
requires nPLL_EN = 0. LVCMOS / LVTTL interface levels.  
5, 13, 17,  
21, 25, 36,  
40, 44, 48  
VDD  
Power  
Core supply pins.  
6, 7  
8
CLK0, CLK1  
VDDA  
Input  
Pulldown Single-ended clock inputs. LVCMOS/LVTTL interface levels.  
Analog supply pin.  
Power  
When LOW, indicates clock failure on CLK0.  
LVCMOS / LVTTL interface levels.  
9
nALARM0  
nALARM1  
Output  
Output  
When LOW, indicates clock failure on CLK1.  
LVCMOS / LVTTL interface levels.  
10  
Indicates currently selected input reference clock. When LOW, CLK0 is the  
reference clock. When HIGH, CLK1 is the reference clock.  
LVCMOS / LVTTL interface levels.  
11  
CLK_IND  
Output  
Output  
14, 15, 18,  
19, 22, 23  
QB5, QB4, QB3,  
QB2, QB1, QB0  
Single-ended Bank B clock outputs. LVCMOS/LVTTL interface levels.  
Active High Master Reset. Active Low Output Enable. When logic LOW,  
the internal dividers and the outputs are enabled. When logic HIGH, the  
internal dividers are reset and the outputs are in a high-impedance state.  
26  
nOE/MR  
Input  
Pulldown  
LVCMOS / LVTTL interface levels.  
27, 28,  
30, 31  
FSEL3, FSEL2,  
FSEL1, FSEL0  
Clock frequency selection and configuration of clock divider modes.  
LVCMOS / LVTTL interface levels.  
Input  
Input  
Pulldown  
Selects PLL or static test mode. When LOW, PLL is enabled. When HIGH,  
Pulldown PLL is bypassed and IDCS is disabled. The VCO output is replaced by the  
reference clock signal fREF. LVCMOS / LVTTL interface levels.  
33  
nPLL_EN  
Selects the primary reference clock. When LOW, selects CLK0 as the  
Pulldown primary clock source. When HIGH, selects CLK1 as the primary clock  
source. LVCMOS / LVTTL interface levels.  
34  
35  
REF_SEL  
Input  
Resets the alarm flags and selected reference clock.  
nALARM_RST  
Input  
Pullup  
LVCMOS / LVTTL interface levels.  
38, 39 42,  
43, 46, 47  
QA0, QA1, QA2,  
QA3, QA4, QA5  
Output  
Single-ended Bank A clock outputs. LVCMOS/LVTTL interface levels.  
NOTE: Pullup and Pulldown refer to internal input resistors. See Table 2, Pin Characteristics, for typical values.  
IDT™ / ICS™ (IDCS) LVCMOS CLOCK GENERATOR  
3
ICS879893AYI REV. A JULY 8, 2008  
1234567...18

下载PDF

与879893AYIT相关器件

型号 品牌 描述 获取价格 数据表
879893BYI IDT Clock Driver

获取价格
879893BYIT IDT Clock Driver

获取价格
87993AYIT IDT PLL Based Clock Driver, 87993 Series, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X

获取价格
8799-4 ETC HEX MALE/FEMALE STANDOFFS

获取价格
879B ETC METER LCR DUAL DISPLAY

获取价格
879-C3AEDM4-5 ROCKWELL Interconnection Device

获取价格

与879893AYIT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证