Datasheet > 74LVC573AD-Q100

74LVC573AD-Q100

更新时间： 2024-02-26 08:27:35

品牌	Logo	应用领域
安世 - NEXPERIA		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
16页	261K
描述
Octal D-type transparent latch with 5 V tolerant inputs/outputs; 3-state

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC573AD-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
零件包装代码：	SOP	包装说明：	SOP,
针数：	20	Reach Compliance Code：	compliant
风险等级：	5.67	系列：	LVC/LCX/Z
JESD-30 代码：	R-PDSO-G20	长度：	12.8 mm
逻辑集成电路类型：	BUS DRIVER	位数：	8
功能数量：	1	端口数量：	2
端子数量：	20	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	传播延迟（tpd）：	18.4 ns
筛选级别：	AEC-Q100	座面最大高度：	2.65 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	1.2 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	宽度：	7.5 mm
Base Number Matches：	1

74LVC573AD-Q100 数据手册

74LVC573A-Q100

Octal D-type transparent latch

with 5 V tolerant inputs/outputs; 3-state

Rev. 2 — 26 September 2018

Product data sheet

1. General description

The 74LVC573A-Q100 consists of eight D-type transparent latches, featuring separate D-type

inputs for each latch and 3-state true outputs for bus-oriented applications. A Latch Enable (LE)

input and an Output Enable (OE) input are common to all internal latches.

When LE is HIGH, data at the Dn inputs enters the latches. In this condition, the latches are

transparent, that is, a latch output changes each time its corresponding D-input changes. When

LE is LOW, the latches store the information that was present at the D-inputs one set-up time

preceding the HIGH-to-LOW transition of LE.

When OE is LOW, the contents of the eight latches are available at the outputs. When OE is HIGH,

the outputs go to the high impedance OFF-state. Operation of the OE input does not affect the

state of the latches.

Inputs can be driven from either 3.3 V or 5 V devices. When disabled, up to 5.5 V can be applied

to the outputs. These features allow the use of these devices as translators in mixed 3.3 V or 5 V

applications.

This product has been qualified to the Automotive Electronics Council (AEC) standard Q100

(Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

•

Automotive product qualification in accordance with AEC-Q100 (Grade 1)

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

•

5 V tolerant inputs/outputs, for interfacing with 5 V logic

Supply voltage range from 1.2 V to 3.6 V

CMOS low power consumption

Direct interface with TTL levels

High-impedance when V_CC= 0 V

Flow-through pinout architecture

Complies with JEDEC standard:

•

JESD8-7A (1.65 V to 1.95 V)

JESD8-5A (2.3 V to 2.7 V)

JESD8-C/JESD36 (2.7 V to 3.6 V)

•

ESD protection:

•

MIL-STD-883, method 3015 exceeds 2000 V

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 Ω)

12 3 4 5 6 7...16

下载PDF

与74LVC573AD-Q100相关器件

型号	品牌	描述	获取价格	数据表
74LVC573AM	ETC	LATCH\|SINGLE\|8-BIT\|LVC-CMOS\|SOP\|20PIN\|PLASTIC	获取价格
74LVC573AMTR	STMICROELECTRONICS	OCTAL D-TYPE LATCH HIGH PERFORMANCE	获取价格
74LVC573APW	NXP	Octal D-type transparent latch with 5-volt tolerant inputs/outputs 3-State	获取价格
74LVC573APW	NEXPERIA	Octal D-type transparent latch with 5 V tolerant inputs/outputs; 3-stateProduction	获取价格
74LVC573APW,112	NXP	74LVC573A - Octal D-type transparent latch with 5 V tolerant inputs/outputs; 3-state TSSOP	获取价格
74LVC573APW-Q100	NEXPERIA	Octal D-type transparent latch with 5 V tolerant inputs/outputs; 3-state	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC573AD-Q100

74LVC573AD-Q100 技术参数

74LVC573AD-Q100 数据手册

与74LVC573AD-Q100相关器件

与74LVC573AD-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC573AD-Q100

74LVC573AD-Q100 技术参数

74LVC573AD-Q100 数据手册

与74LVC573AD-Q100相关器件

与74LVC573AD-Q100相关文章

您还可以找

您在本页遇到什么问题？