Datasheet > 逻辑 > 计数器> 74HC4510PW-T

74HC4510PW-T

更新时间： 2024-02-07 21:21:20

品牌	Logo	应用领域
恩智浦 - NXP		计数器
页数	文件大小	规格书
12页	103K
描述
IC HC/UH SERIES, SYN POSITIVE EDGE TRIGGERED 4-BIT BIDIRECTIONAL DECADE COUNTER, PDSO16, Counter

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC4510PW-T 技术参数

生命周期：	Active	包装说明：	TSSOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.33	其他特性：	TCO OUTPUT
计数方向：	BIDIRECTIONAL	系列：	HC/UH
JESD-30 代码：	R-PDSO-G16	长度：	5 mm
负载电容（CL）：	50 pF	负载/预设输入：	YES
逻辑集成电路类型：	DECADE COUNTER	工作模式：	SYNCHRONOUS
位数：	4	功能数量：	1
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	传播延迟（tpd）：	66 ns
认证状态：	Not Qualified	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	4.4 mm	最小 fmax：	20 MHz
Base Number Matches：	1

74HC4510PW-T 数据手册

Philips Semiconductors

Product speciﬁcation

BCD up/down counter

74HC/HCT4510

parallel load input (PL), four parallel inputs (D₀to D₃), four

parallel outputs (Q₀to Q₃), an active LOW terminal count

output (TC), and an overriding asynchronous master reset

input (MR).

FEATURES

• Output capability: standard

• I_CCcategory: MSI

Information on D₀to D₃is loaded into the counter while PL

is HIGH, independent of all other input conditions except

the MR input, which must be LOW. With PL LOW, the

counter changes on the LOW-to-HIGH transition of CP if

CE is LOW. UP/DN determines the direction of the count,

HIGH for counting up, LOW for counting down. When

counting up, TC is LOW when Q₀and Q₃are HIGH and CE

is LOW. When counting down, TC is LOW when Q₀to Q₃

and CE are LOW. A HIGH on MR resets the counter (Q₀to

Q₃= LOW) independent of all other input conditions.

GENERAL DESCRIPTION

The 74HC/HCT4510 are high-speed Si-gate CMOS

devices and are pin compatible with the “4510” of the

“4000B” series. They are specified in compliance with

JEDEC standard no. 7A.

The 74HC/HCT4510 are edge-triggered synchronous

up/down BCD counters with a clock input (CP), an

up/down count control input (UP/DN), an active LOW

count enable input (CE), an asynchronous active HIGH

Logic equation for terminal count:

TC = CE . {(UP/DN) . Q₀. Q₃+(UP/DN) . Q₀. Q₁. Q₂. Q₃}

QUICK REFERENCE DATA

GND = 0 V; T_amb= 25 °C; t_r= t_f= 6 ns

TYPICAL

SYMBOL

PARAMETER

CONDITIONS

UNIT

HCT

t_PHL/ t_PLH

f_max

propagation delay CP to Q_n

maximum clock frequency

input capacitance

C_L= 15 pF; V_CC= 5 V 21

MHz

C_I

3.5

C_PD

power dissipation capacitance per package notes 1 and 2

Notes

1. C_PDis used to determine the dynamic power dissipation (P_Din µW):

P_D= C_PD× V_CC²× f_i+ ∑ (C_L× V_CC²× f_o) where:

f_i= input frequency in MHz

f_o= output frequency in MHz

∑ (C_L× V_CC²× f_o) = sum of outputs

C_L= output load capacitance in pF

V_CC= supply voltage in V

2. For HC the condition is V_I= GND to V_CC. For HCT the condition is V_I= GND to V_CC− 1.5 V

ORDERING INFORMATION

See “74HC/HCT/HCU/HCMOS Logic Package Information”.

December 1990

123 4 5 6 7...12

下载PDF

与74HC4510PW-T相关器件

型号	品牌	描述	获取价格	数据表
74HC4511	NXP	BCD to 7-segment latch/decoder/driver	获取价格
74HC4511D	NXP	BCD to 7-segment latch/decoder/driver	获取价格
74HC4511D	NEXPERIA	BCD to 7-segment latch/decoder/driverProduction	获取价格
74HC4511D,653	NXP	74HC(T)4511 - BCD to 7-segment latch/decoder/driver SOP 16-Pin	获取价格
74HC4511D/T3	NXP	IC HC/UH SERIES, SEVEN SEGMENT DECODER/DRIVER, TRUE OUTPUT, PDSO16, SOT-109, SOP-16, Decod	获取价格
74HC4511DB	NXP	暂无描述	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC4510PW-T

74HC4510PW-T 技术参数

74HC4510PW-T 数据手册

与74HC4510PW-T相关器件

与74HC4510PW-T相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC4510PW-T

74HC4510PW-T 技术参数

74HC4510PW-T 数据手册

与74HC4510PW-T相关器件

与74HC4510PW-T相关文章

您还可以找

您在本页遇到什么问题？